《时序逻辑电路典型例题分析》由会员分享，可在线阅读，更多相关《时序逻辑电路典型例题分析（20页珍藏版）》请在金锄头文库上搜索。
1、第六章时序逻辑电路典型例题分析第一局部：例题剖析触发器分析例1在教材图6.1所示的根本RS触发器电路中，假设一R、一S的波形如图P6.1 a和b, 试分别画出对应的 Q和Q端的波形。豆如R J UTLT s J-nLRT s -LTTTTJ解：根本RS触发器，当一R、一S同时为0时，输出端 Q、一Q均为1,当一R=0、一S=1 时，输出端Q为0、Q为1,当一R=S=1时，输出保持原态不变，当 一R=1、一S=0时，输出 端Q为1、Q为0,根据给定的输入波形，输出端对应波形分别见答图P6.1 a和b。需要注意的是，图a中，当 玉、飞同时由0 见图中t变为1时，输出端的状态分析 时不好确定见图中t
2、2,图中用虚线表示。s -Turm_flr J LTL_rgtl t2 t3Q -L g(a)答图PM例2在教材 图6.2.3 a所示的门控RS触发器电路中，假设输入 S、R和E的波形如图 P6.2 a和b,试分别画出对应的输出 Q和Q端的波形。E _nLTurLTL er J-LnLTLT r J _II _Us J UTU L s 1 I _L解：门控RS触发器，当E=1时，实现根本 RS触发器功能，即：R=0 一R=1 、S=1(S=0),输出端 Q 为 1、Q 为 0; R=1 (R=0)、 时，输出保持原态不变。输出端波形见答图S=0 (一S=1)输出端 Q 为 0、一Q 为 1;当
3、 E=0 P6.2。e -TUrLTTT r -HLTUTL-T s J ITTJ I一Q _lLTU 一： q i_n_n_(a)e _nLrL_nLrurLR J_ii_uS IILq _nQ答图地2()例3在教材图6.2.5所示的D锁存器电路中，假设输入D、E的波形如图P6.3(a)和(b) 所示，试分别对应地画出输出Q和Q端的波形。e -TLTLrLrLrLrLrLd(a)eUTL-HLTL dnr (b)urn-ffi P6.3解：D锁存器，当E=1时，实现D锁存器功能，即：Qn+1=D，当E=0时，输出保持原 态不变。输出端波形见答图 P6.3。EnrLTmnrLE_nLnrDD-
4、nI_L-TLrq -TLTLTLQ_n I_LJlq-u_i(a)(b)答图P6.3例4在图P6.4 (a)所示的四个边沿触发器中，假设 CP、A、B的波形如图(b)所示, 试对应画出其输出 Q端的波形。设触发器的初始状态均为0。c而A CP ECpA B C(b)解：图中各电路为具有异步控制信号的边沿触发器。图(a)为边沿D触发器，CP上升沿触发，Qin+1= A,异步控制端 Sd接信号C (Rd =0)，当C=1时，触发器被异步置位， 输出Qn+1=l ；图(b)为边沿JK触发器，CP上升沿触发，Q2n+1 = AQ2n +一BQ2n ,异步控 制端RD接信号C ( Sd =1)，当C=
5、0时，触发器被异步复位，输出Qn+1=0;图(c)为边沿D触发器，CP下降沿触发，Q3n+1= A,异步控制端一Sd接信号C ( Rd =1 )，当C=0时，触 发器被异步置位，输出Qn+1=1 ；图(d)为边沿JK触发器，CP下降沿触发，Q4n+1= AQ4n+ BQ4n，异步控制端Rd接信号C (Sd =0)，当C=1时，触发器被异步复位，输出Qn+1=0。对应输出波形见答图 P6.4所示。QP _I_I_I_i_I_I_I_I_I_I_I_I_I_I_A -J1 I1IB C 1】1Q.L-1厂Q#1答图P6 .4例5边沿触发器电路如图 P6.5 (a)所示。试根据图(b)中CP、A的波
6、形，对应画 出输出Q和Q2的波形。1CFIDA C1图P6 5(b)Rd -1J 口Cl -Ik解：电路是带异步控制信号的触发器电路，当Q2=1时，Qin+1=0。 Qi是边沿JK触发器,Qin+1= -Qin, CP下降沿触发；Q2是边沿D触发器，Q2n+1= Q i n, A信号的上升沿触发。输 出端波形见答图 P6.5。ACP 1|Q _IIQ211答图P6.5例6试分析图P6 6由边沿触发器组成的电路。列出状态转换表、画出状态转换图，说明 功能。图 P6.6解：列出驱动方程：Ji= Ki=1 , J2= K2=A5Qin,写出状态方程：Qin+1= Qin ,Q2n+1 =A5Qin
7、Q2n,写出输出方程：Y= A Q2n Qin+ A 一Q2n -Qin设初态，求次态，列出真值表：当A=0时，四进制加法计数器；当 A=1时，四进制减法计数器。计数器分析及脉冲波形的产生与整形Kd-QiQz汽汁裁器输出为QgiQrll加?过渡态时， 而7。,计数器立即清克界步清零lino* ion ioia-4-4ooiiooo结果为N二12进制计数器例1.同步四位二进制加法计数器 T4161功能表如图，分析以下电路为几进制计数器。T4161功能表Q3QX)1Q110CP RD LD S1 S2预置数保持包括C的状态0111101110 11 10&AQ?QFQ?+LQf+i Y000100
8、0110010110110010011 1101000I0D1011100CQ3Q2Q1Q0S1T4161LDS2RdCPD3D2D1D01CP 一例2 .用74LS161同步四位二进制加法计数器构成的计数电路如图，试分析说明为几进制计数。74LS161功能表1JZ111CPrdLDS1S2工作状态X0XXX清零*10XX预置数X1101保持包括C的状态X11X0保持t1111计数解:婿一韦ft出Q1Q2Q1Q0wwM1 faliotInmomtJULO1101，一 1100-4-011-4 L0LQ 1WH10W当计数器输由为QsQzQiQo 1010IIJ, UIL此LD QQi时等到一个
9、时钟脉冲到达，计数器QjQXiQj DjDzDiDq 001 *?同步置数QiQiQiQo结果为N-8的M数器1000KnOOI1_， 邛。例3.同步四位二进制可逆计数器 T4191电路及功能表如下，分析电路为几进制计数器, 如何工作，画出状态转换图。T4191功能表CPMS-CP0CP1Q3Q2T4191D3 D2Q1Q0C/BD1LDD0SLdMCP工作状态010加法计数011减法计数X0XX预置数11XX保持1. 由功能表和电路可知：当 M =1时为减法计数，且LD与CP无关2.LD=Q2Q0,当计数器输出为 Q3Q2QiQ0=0101 过渡态时，LD=0 ,此时计数器的输出立即被置为Q
10、3Q2Q1Q0 = D3D2D1D0 =1100。异步置数3. 有效状态循环图:1100 101 10101001| 10101 01H 011 10004. 结果为N=7进制计数器。例4.同步四位二进制可逆计数器T4191电路及功能表如下，分析电路为几进制计数器,如何工作，画出状态转换图S Ld M CP工作状态T4191功能表CPMSCP0CP1Q3 Q2 Q1T4191D3 D2C/bOLDODo预置数保持加法计数 减法计数解：1.由功能表和电路可知：当 M =0时为加法计数，且 LD与CP无关。2. LD=Q3Q2Q1 ,当计数器输出为 Q3Q2Q1Q0=1110 过渡态时，LD=0
11、,此时计数器的输出立即被置 为 Q3Q2Q1Q0=D3D2D1D0 =0010 。异步置数3. 有效状态循环图：0010 001L 0100 010L 011L 01仰 10001110* 1101 1100* 1011 1010 10014. 结果为N=12进制计数器。T4191电路及功能表如下，分析电路为几进制计数器,例5:同步四位二进制可逆计数器 如何工作，画出状态转换图。T4191功能表MSCP01 CP1CP Q3Q2Q1 Q0C/B0-&T4191LD0D3D2 D1D011SLdMCP工作状态010t加法计数011t减法计数X0XX预置数11XX保持解:2由EDM职电路*|U,岬
12、牌Q3Q2Q1Q0=D3D2D1D0 =0011。异步置数3.有效状态循环图:001L0100 010L 0110* 01 100111111101101 110H0U 1010 10014.结果为N=12进制计数器。例6:由JK边沿触发器构成的同步时序逻辑电路如图，试分析电路，写出驱动方程、状态CP时钟方程方程、输出方程，画出状态表、状态方程及状态转换图，说明电路的逻辑功能。CP1=CP2=CP3=CP同步时序电路。驱动方程J1=Q3J2=Q3Q1J3=Q1K1=Q3Q2 K2=Q3Q1K3=Q2Q1输出方程C=Q3Q2Q1解:状态方程Q1n+1=Q3n Q1n + Q3n Q2n Q1n = Q3n
