《计算机组成实验报告》由会员分享，可在线阅读，更多相关《计算机组成实验报告（13页珍藏版）》请在金锄头文库上搜索。
1、计 算 机 组 成 原 理实 验 报 告评 语：成绩教 师：年 月 日班 级：学 号：姓 名：地 点：时 间： 实验一 存储器实验FPGA中LPM_ROM定制与读出实验一实验目的1、掌握FPGA中lpm_ROM的设置，作为只读存储器ROM的工作特性和配置方法。2、用文本编辑器编辑mif文件配置ROM，学习将程序代码以mif格式文件加载于lpm_ROM中；3、在初始化存储器编辑窗口编辑mif文件配置ROM； 4、验证FPGA中mega_lpm_ROM的功能。二实验原理ALTERA的FPGA中有许多可调用的LPM (Library Parameterized Modules)参数化的模块库，可构成
2、如lpm_rom、lpm_ram_io、lpm_fifo、lpm_ram_dq的存储器结构。CPU中的重要部件，如RAM、ROM可直接调用他们构成，因此在FPGA中利用嵌入式阵列块EAB可以构成各种结构的存储器，lpm_ROM是其中的一种。lpm_ROM有5组信号：地址信号address 、数据信号q 、时钟信号inclock、outclock、允许信号memenable，其参数都是可以设定的。由于ROM是只读存储器，所以它的数据口是单向的输出端口，ROM中的数据是在对FPGA现场配置时，通过配置文件一起写入存储单元的。图3-1-1中的lpm_ROM有3组信号：inclk输入时钟脉冲；q23.
3、0lpm_ROM的24位数据输出端；a5.0lpm_ROM的6位读出地址。实验中主要应掌握以下三方面的内容：（1）lpm_ROM的参数设置； （2）lpm_ROM中数据的写入，即LPM_FILE初始化文件的编写；（3）lpm_ROM的实际应用，在GW48_CP+实验台上的调试方法。三实验步骤（1）用图形编辑，进入mega_lpm元件库，调用lpm_rom元件，设置地址总线宽度address和数据总线宽度q，分别为6位和24位,并添加输入输出引脚，如图3-1-1设置和连接。（2）设置图1为工程。（3）在设置lpm_rom数据参数选择项lpm_file的对应窗口中（图2），用键盘输入lpm_ROM
4、配置文件的路径（rom_a.mif），然后设置在系统ROM/RAM读写允许，以便能对FPGA中的ROM在系统读写。(4)用初始化存储器编辑窗口编辑lpm_ROM配置文件（文件名.mif）。这里预先给出后面将要用到的微程序文件：rom_a.mif 。rom_a.mif中的数据是微指令码（图3）。（5）全程编译。（6）下载SOF文件至FPGA，改变lpm_ROM的地址a5.0，外加读脉冲，通过实验台上的数码管比较读出的数据是否与初始化数据(rom_a.mif中的数据)一致。图1 lpm_ROM的结构图图2 设置在系统ROM/RAM读写允许图3 rom_a.mif中的数据（7）打开QuartusII
5、的在系统存储模块读写工具，了解FPGA中ROM中的数据，并对其进行在系统写操作（图3-1-4）。图4 在系统存储模块读写四实验操作结果与演示下载sof示例文件至实验台上的FPGA，选择实验电路模式仍为NO.0，24位数据输出由数码8至数码3显示，6位地址由键2、键1输入，键1负责低4位，地址锁存时钟CLK由键8控制，每一次上升沿，将地址锁入，数码管8/7/6/5/4/3将显示ROM中输出的数据。发光管8至1显示输入的6位地址值。1、按模式选择键选择实验板模式为NO.0，然后按其左边复位键，复位系统； 2、按1键数码管1显示8，按2键使数码管显示0；3、按键8控制上升沿将地址锁入，看到数码管8-
6、3分别显示00ED8A;4、比对图3可发现结论正确。五、思考题（1）如何在图形编辑窗口中设计lpm_ram_dq存储器？怎样设定地址宽度和数据线的宽度？设计一数据宽度为6，地址线宽度为7的RAM，仿真检验其功能，并在FPGA上进行硬件测试。（2）如何建立lpm_ram_dq的数据初始化，如何导入和存储lpm_ram_dq参数文件？生成一个mif文件，并导入以上的RAM中。（3）怎样对lpm_ram_dq设计参数文件进行软件仿真测试？（4）使用VHDL文件作为顶层文件，学习lpm_ram_dq的VHDL语言的文本设计方法。（5）了解lpm_ram_dq存储器占用FPGA中EAB资源的情况。FPG
7、A中LPM_RAM读写实验一实验目的1、了解FPGA中RAMlpm_ram_dq的功能， 2、掌握lpm_ram_dq的参数设置和使用方法，3、掌握lpm_ram_dq作为随机存储器RAM的工作特性和读写方法。二实验原理在FPGA中利用嵌入式阵列块EAB可以构成存储器，lpm_ram_dq的结构如图3-2-1。数据从ram_dp0的左边D7.0输入，从右边Q7.0输出，R/W为读/写控制信号端。数据的写入：当输入数据和地址准备好以后，在inclock是地址锁存时钟，当信号上升沿到来时，地址被锁存，数据写入存储单元。数据的读出：从A7.0输入存储单元地址，在CLK信号上升沿到来时，该单元数据从Q
8、7.0输出。R/W读/写控制端，低电平时进行读操作，高电平时进行写操作；CLK读/写时钟脉冲； DATA7.0RAM_dq0的8位数据输入端；A7.0RAM的读出和写入地址； Q7.0RAM_dq0的8位数据输出端。三实验步骤（1）按图5输入电路图。并进行编译、引脚锁定、FPGA配置。（2）通过键1、键2输入RAM的8位数据（选择实验电路模式1），键3、键4输入存储器的8位地址。键8控制读/写允许，低电平时读允许，高电平时写允许；键7（CLK0）产生读/写时钟脉冲，即生成写地址锁存脉冲，对lpm_ram_dq进行写/读操作。（3）lpm_ram_dq也能加入初始化文件，此文件加入的路径表达和文
9、件表达（图6）；同时选择在系统读写RAM功能，RAM的ID名取为：ram1。 图5 lpm_ram_dp实验电路图图6 lpm_ram_dq加入初始化文件和选择在系统读写RAM功能四实验结果操作演示下载.sof至实验台上的FPGA，选择实验电路模式为NO.1，按以上方式首先进行验证实验。首先控制读出初始化数据，与载入的初始化文件.mif中的数据进行比较，然后控制写入一些数据，再读出比较。使用在系统读写RAM的工具对其中的数据进行读写操作，设置成连续读模式，将在系统读写工具窗口的数据与实验箱上数码管上显示的数据对照起来看。五、实验心得实验二 运算器组成实验算术逻辑运算实验一实验目的1 了解简单运
10、算器的数据传输通路。2 验证运算功能发生器的组合功能。3 掌握算术逻辑运算加、减、与的工作原理。4 验证实验台运算的8位加、减、与、直通功能。5 按给定数据，完成几种指定的算术和逻辑运算。二实验内容1实验原理算术逻辑单元ALU的数据通路如图2-1所示。其中运算器ALU181根据74LS181的功能用VHDL硬件描述语言编辑而成，构成8位字长的ALU。参加运算的两个8位数据分别为A7.0和B7.0，运算模式由S3.0的16种组合决定，而S3.0的值由4位2进制计数器LPM_COUNTER产生，计数时钟是Sclk（图2-1）；此外，设M=0，选择算术运算，M=1为逻辑运算，CN为低位的进位位；F7
11、.0为输出结果，CO为运算后的输出进位位。两个8位数据由总线IN7.0分别通过两个电平锁存器74373锁入，ALU功能如表2-1所示。表1 ALU181的运算功能选择端高电平作用数据S3 S2 S1 S0M=HM=L 算术操作逻辑功能Cn=L（无进位）Cn=H（有进位）0 0 0 00 0 0 1加10 0 1 0+10 0 1 1减1（2的补码）0 1 0 0加10 1 0 1加加+10 1 1 00 1 1 11 0 0 0加11 0 0 1加11 0 1 0加11 0 1 11 1 0 0*1 1 0 1加11 1 1 0加11 1 1 1注1、* 表示每一位都移至下一更高有效位, “+
12、”是逻辑或，“加”是算术加注2、在借位减法表达上，表2-1与标准的74181的真值表略有不同。三实验步骤（1）设计ALU元件在Quartus II 环境下，用文本输入编辑器Text Editor输入ALU181.VHD算术逻辑单元文件，编译VHDL文件，并将ALU181.VHD文件制作成一个可调用的原理图元件。（2）以原理图方式建立顶层文件工程选择图形方式。根据图1输入实验电路图，从Quartus II的基本元件库中将各元件调入图形编辑窗口、连线，添加输入输出引脚。将所设计的图形文件ALU.bdf保存到原先建立的文件夹中，将当前文件设置成工程文件，以后的操作就都是对当前工程文件进行的。（3）器
13、件选择选择Cyclone系列，在Devices中选择器件EP1C6QC240C8。编译，引脚锁定，再编译。引脚锁定后需要再次进行编译，才能将锁定信息确定下来，同时生成芯片编程/配置所需要的各种文件。（4）芯片编程Programming打开编程窗口。将配置文件ALU.sof下载进GW48系列现代计算机组成原理系统中的FPGA中。（5）选择实验系统的电路模式是NO.0，验证ALU的运算器的算术运算和逻辑运算功能根据表1，从键盘输入数据A7.0和B7.0，并设置S3.0、M、Cy，验证ALU运算器的算术运算和逻辑运算功能，记录实验数据。图1 算术逻辑单元ALU实验原理图四实验结果操作演示1、 下载.
14、sof至实验台上的FPGA按模式选择键选择实验板模式为NO.0，然后按其左边复位键，复位系统；2、 用数据选择开关（键3控制）的高/低电平选择总线通道上的8位数据进入对应的74373中；即首先将键3输入高电平，用键2、键1分别向A7.0 置数01010101（55），这时在数码管4/3上显示输入的数据（55H）；然后用键3输入低电平，再用键2、键1分别向B7.0置数10101010（AA），这时在数码管2/1上显示输入的数据（AA）；这时表示在图2-1中的两个74373锁存器中分别被锁入了加数55H和被加数AA。3、 设定键8为低电平，即M=0（允许算术操作），键6控制时钟SCLK，可设置表1的S3.0=0 F。现连续按动键6，设置操作方式选择9（加法操作），使数码管8显示9，以验证ALU的算术运算功能： 当键7设置cn=0（最低位无进位）时，数码管7/6/5=0FF（55+AA=0FF）；4、 当键7设置cn=1（最低位有进位）时，数码管7/6/5=100（55+AA+1=100）；5、 若设置S3.0=0F，KEY7设置cn=0或c
