《2421转余3码的多种实现方法》由会员分享，可在线阅读，更多相关《2421转余3码的多种实现方法（6页珍藏版）》请在金锄头文库上搜索。
1、1、实现 2421码转换为余3 码（输入不允许为非2421 码），画出电路图（1）使用74X151和逻辑门实现（2）使用 74X138 和逻辑门实现（3）使用比较器（74X85）和加法器（74X283）等（例如74X157）实现（4）是否有其他实现方法，如果有请给出1.功能分析1.1 转换关系表十进制数2421 码Excess-3 码x3x2x1x0y3y2y1y00000000111000101002001001013001101104010001115101110006110010017110110108111010119111111001.2 真值表十进 制数第几 项2421 码Exce
2、ss-3 码x3x2x1x0y3y2y1y000000000111100010100220010010133001101104401000111d50101ddddd60110ddddd70111ddddd81000ddddd91001ddddd101010dddd51110111000612110010017131101101081411101011915111111001.3 卡诺图y3=S(H,12,13,14,15)y2=S(l,2,3,4,15)y0=x3x2x0+x2x1x0+x3x2x1x0y0=S(O,2,4,12,14)2.实现2.1使用74X151和逻辑门实现2.1.1 实
3、现思路74X151为8路多路复用器，有三个控制输入端，一个使能端。所以使用x3作为片选，连接使能端 X2,x1,x0分别作为控制输入端。每个输出端通过或门连接两个74X151的输出。由于y3=x3,yO=xO所 以只有y2,y1分别需要两个74X151。2.1.2 使用原件4个74X151，3个非门，两个或门2.1.3 电路图2.2使用74X138和逻辑门实现2.2.1 实现思路74X138为3-8译码器，输出为最小项的相反。所以用两个74X138实现一个4-16译码器，由最小和 式可画出电路图。y3=S(H,12,13,14,15)y2=S(l,2,3,4,15)y1=S(0,3,4,13,
4、14)y0=S(O,2,4,12,14)2.2.2 使用原件2 个 74X138,4 个 5 输入与非门2.2.3 电路图4012BD_5V2.3使用74X85（比较器）74X257（数据选择器闲74X283 （加法器）实现2.3.1 实现思路利用两片加法器先将2421码转换成8421 码，再将8421码转换成余三码。 将大于4的2421 码加1010 转换成8421码由比较器74X85判断2421码是否大于4,由74X157（4个2选1数据选择器）选择数据。 将8421码加0011转换成余三码。使用加法器实现电路如下：2.3.2 使用原件2 个 74X283, 1 个 74X85 比较器，一个 74X1572.3.3 电路图2.4使用逻辑门实现2.4.1 实现思路由卡诺图和真值表可得y3=x3y2=x3x0+x2x1x0+x3x2x1y1=x3x2x1x0+x3x2x1x0+x3x2x1x0+x3x2x1x0+x3x2x1x0 y0=x3x2x0+x2x1x0+x3x2x1x0由上式可画出电路图2.4.2 使用原件3 个非门，10 个与非门2.4.3 电路图LBa4UELow
