十六进制计数器

《十六进制计数器》由会员分享，可在线阅读，更多相关《十六进制计数器（20页珍藏版）》请在金锄头文库上搜索。

1、在数字电路中，将能够实现计数逻辑功能的器件称为计数器，计数器计数的 脉冲信号是触发器输入的CP信号。数字电路所接触到的计数器种类繁多，对计数器按进制来分有二进制，十进 制和任意进制的计数器；按触发方式来分有同步和异步计数器；按计数的规则来 分有加法和减法计数器等。描述计数器的一个重要参数称为计数器的计数容量。计数器计数器容量的定 义是：计数器所能够记忆的输入脉冲个数。因例4-1所分析的时序逻辑电路能够记忆的输入脉冲个数是5,所以，例4-1 所示电路的计数容量为5,又称为5进制加法同步计数器。因例4-2所示的电路能够记忆的输入脉冲个数是4,所以，例4-2所示电路 的计数容量是4。又因为该电路计数

2、的规则是加法或减法可逆的，所以，例4-2 所示的电路为同步4进制加/减计数器。因例4-3所示的电路能够记忆的输入脉冲个数是10，所以，该电路的计数容 量是10。又因为该电路的触发信号是异步的，所以，例4-3所示的电路又称为 十进制加法异步计数器。计数器的容量又称为计数器的长度或模，简称计数容量。由上面的分析可见， 计数容量描述了计数器电路所能够输出的有效状态数。若用n表示计数器输出的 二进制数的位数，则该计数器的最大计数容量M为2no例4-1，例4-2和例4-3详细的介绍了时序逻辑电路的分析方法，研究时序 逻辑电路的问题也是分析和设计，下面以计数器为例子来介绍时序逻辑电路的设 计方法。设计时序

3、逻辑电路的方法与设计组合逻辑电路的方法相似，第一步都是进行 逻辑问题的抽象。在组合逻辑电路的设计中，将具体的逻辑问题抽象成真值表， 而在时序逻辑电路的设计中，应将具体的逻辑问题抽象成状态转换图。第二步都是画出卡诺图，并利用卡诺图进行逻辑函数式的化简。在组合逻辑 电路的设计中，化简所得到的结果为最简与或式，而在时序逻辑电路的设计中， 化简所得到的结果为时序逻辑电路中触发器的状态方程。第三步都是选择器件搭电路，在组合逻辑电路的设计中，通常用得.摩根定 理处理最简与或式，将最简与或式转化成与非-与非式来搭电路；在时序逻辑电 路的设计中，应先选定所用的触发器器件，然后根据化简得到的触发器状态方程 列出

4、相应的驱动方程，根据驱动方程来搭建电路。下面以计数器电路为例，详细讨论时序逻辑电路的设计方法。1.同步二进制计数器能够实现二进制数计数功能的器件称为二进制计数器。二进制计数器有加法 和减法，同步和异步之分。一位二进制数计数器只能对0和1二个状态进行计数，二位二进制数计数器 可计数4个状态，三位二进制数计数器可计数8个状态，四位二进制数计数器可 计数16个状态。四位二进制数计数器是数字电路中常用的器件，四位二进制数计数器又称为 十六进制计数器。目前市场上已经有十六进制加法计数器的集成电路产品 74161，下面来讨论十六进制加法计数器的设计问题。根据前面介绍的知识已知，时序逻辑电路设计的第一步是根

5、据具体的逻辑问 题，画出时序逻辑电路的状态转换图。设所设计的电路为4位同步二进制加法计 数器，即十六进制加法计数器。根据计数器状态转换的特点可得十六进制加法计 数器的状态转换图如图4-38所示。LD根据时序逻辑电路的状态转换图可画出时序逻辑电路状态变量末态的卡诺 图如图4-39所示。画图4-39的方法是：将纵，横坐标的变量当作触发器的初态，根据初态值 找出初态值所对应的最小项位置，将触发器的末态写在最小项方框内分式的分子 上，将时序逻辑电路的输出状态写在最小项方框内分式的分母上。例如，初态为0111，在0111所对应的最小项位置上写末态和输出状态的分 式为 1000/0。为了利用卡诺图进行逻辑

6、函数式的化简，将图4-39所示的卡诺图拆成如图 4-40所示的五张，每一张卡诺图都表示一个触发器的末态随初态变化的逻辑函 数关系，对这些卡诺图进行化简可得时序逻辑电路中各触发器的状态方程。根据图4-40可得各触发器的状态方程和输出方程为000;110fVT0n-.a0A0(4-29)= 00 Q3 + ( +Ri = Q2Q1Q0Q3 Q2 = QlQ(i Q2 + (R1 + &l) = 00 Q2 + 0己口0 R件=02 +靛 er1 = e0若选择JK触发器来搭建电路，因JK触发器的状态方程为=+尽3,利用比较系数的方法可得电路的驱动方程为（4-30）J3=K3= 000 2 = -2

7、 = J = K = Qo根据式4-30搭建的电路如图4-41所示。图I II I使.：进制歆计数器遐钳图在实际生产的计 数器芯片中，为了增加芯片的功能和使用的灵活性，通常在电路中附加有扩展功 能的控制输入端。4位同步二进制数计数器74161的逻辑图如图4-42（a）所示， 图4-42（b）为74161的符J=L 号。图J-42 I,位同M 数器74161 图及蓄号由图4-42（a）可见，集成电路74161除了图4-41所示的几个引脚外，还增加 了并行数据输入端D，D，D，D，置零（复位）控制信号输入端及，预置数控3210制信号输入端 重，工作状态控制端EP和ET。正确使用74161的关键是熟

8、悉这 些输入控制端引脚的功能，74161输入控制端引脚的功能表如表4-16所示。表4-1674161输入控制端引脚的功能表CPRLDEPET工作状态X0XXX置零H10XX预置数X1101保持X11X0保持（但C=0）1111计数由表4-16可见，当74161的A = 0时，计数器被置零（复位），不管计数 器原来处在什么状态，只要A = 0的信号一出现，计数器的末态都是0000。当 Z = l，而=0时，计数器进入预置数的状态，在触发脉冲的作用下，并行数据 输入端的并行数据DDDD输入计数器，计数器的末态为QQQQ=DDDD ；当 3 2 1 03 2 1 03 2 1 0去二1， 富=1，且

9、EP=ET=1时，计数器才工作在计数的状态下。根据4位二进制数计数器的状态转换图可以很方便的画出电路的时序图，4 位二进制计数器的时序图如图4-43所示。1! !，！.！ F I 一.，| IJE皿Ila 1 -13 4位同步.进制计敖搴的序图由图4-43可见，若将CP当作输入的基准信号，从Q引出输出信号，因Q 是触发器FF0的输出信号端，单个触发器组成二进制计数器，所以，触发器fF0DtKil/Ci0010 0f：(KH 1/0new:J： l：J 0HWUIJl I： fjX /XX XX XlOlH UOOtiU LX. Xi，) UJ uio晾15 1% .计数麝的1蒲拍组成二分频电路

10、，从Q引出信号的频率是CP信号频率的1/2；若 从Q引出输出信号，因Q是触发器FF的输出信号端，两个触发 器组成四进制计数器，所1以，触发器FF。和FF1组成四分频电路， 从Q引出信号的频率是CP信号频率的10/4；同理可得从Q引出信号的频率是CP信号1频率的1/8；从Q引出信号的频率是CP信号频率的1/16。在数字电路中将频率较高的输入脉冲信号CP，变成频率较低的输出脉冲信号 的过程称为分频的过程，能够实行分频作用的器件称为分频器。因计数器有分频 的功能，所以，计数器在数字电路中，除了当计数器使用外，还大量的用作分频 器。2.同步十进制计数器能够实现十进制数计数功能的器件称为十进制计数器。十

11、进制计数器同样有 加法和减法，同步和异步之分。hi同土TJHWhi畚计坟器的状志转换图设计同步十进制计数器的第一步也是画出时序逻辑电路的状态转换图，同步 十进制加法计数器的状态转换图如图4-44所示。根据图4-44的状态转换图也可画出时序逻辑电路状态变量末态的卡诺图如 图4-45所示。图4-45中打X的各项表示电路的无关项。为了利用卡诺图进行逻辑函数式的化简，必须将图4-45所示的卡诺图拆成 如图4-46所示的五张。0li10U01成/00x根据卡诺图化简的方法可得时序逻辑电路中各触发器的状态方程和输出方程为Q2 = QiQo Q2 + （Ri += Q1Q0 Q2 + Q1Q0Q2er+1

12、二区a.2+（瓦 +髭）0=区0 瓦+靛点i（4-31）er1 二 d注意：上面对&；+】和er】进行化简的方法与前面介绍的内容有所差别。在对er】进行化简时，根据前面的知识，最小项mi5和mii应取0，此时er1 的最简表达式为己件=+瓦0，比式4-31中的er】表达式更简单，但对称性不好。在搭建计数器电路时，为了使电路具有很好的对称性，通常令JK 触发器的输入信号J=K，在这种情况下，JK触发器转化成T触发器，使用T触发 器搭建电路可以实现电路的对称性。为了使R件的状态方程与T触发器的状态 方程Q = TQ+TQ相对应，特将最小项mi5和m”的值取1，化简得到式4-31 所示的结果。根据前

13、面的知识可知，对R扩进行化简时，最小项015若取“1”， R技的 最简表达式为色牝=该式虽然比式4-31中的表达式更简单，但最简表达式的第一项中不含触发器的初态Q3项，列触发器的驱动方 程时需采用配项的方法将触发器的初态Q项前的系数求出，比较麻烦。为了避 免配项的麻烦，利用卡诺图进行触发器状态方程的化简时，不能盲目的追求状态 方程的最简而将触发器的初态消掉。正确的化简法是：注意保留触发器的初态， 并使初态前的系数为最简。在利用T触发器搭建电路时还要对的状态方程进行处理，使状态方程的形式与T触发器状态方程的形式相对应。处理的过程如下0* = 00 4 + 0口03 = 00 0-3 + RciQ

14、=(000 +0&3)4 +&|Q +04&3=+04)4 + (Ro + 04)03（4-32）=(0Rci +0&3)0 + (Rd + 0 坦3=(000 +0&3) +04Q=(0Rci+ RdRbQs (00 + Q2Q1Q0)=+04)4 Q0Q3Q3QQiQq QoQ3Q0Q3Q2Q1=(0Rci +0&3)0 Q0Q3Q3 Q2Q1Q0=(40&CI +04)0 + (Q&i&ci +&口4)0注意：在上面运算的过程中使用了 0寻恐=0和靛30000 = 0的关 系。根据式4-32和式4-31可得触发器的驱动方程为弓=+ 0Q（4-33）E = QiQoTi = G0G3建的电

15、路如图4-47所示。因十进制计数器内部含有四个触发器，四个触发器可输出4位二进制数，4 位二进制数可描述16种状态。十进制计数器仅用这16种状态中的10种，还有 6种状态作为电路的无关项没有用。计数器在正常工作的状态下，电路的状态应处在有效循环的圈内，这些无关 项将不会出现。但是，计数器在刚接通电源工作的时候，这些无关项有可能出现。 当无关项出现的时候，电路处在无效循环的工作状态下，在触发脉冲的作用下， 电路的状态可以从无效循环自动进入有效循环的过程称为自启动。为了计数器工 作的稳定性，要求计数器应工作在能够自启动的状态下。为了保证所设计的计数 器可以自启动，电路设计完之后，应对所设计的电路进行自启动的分析。当自启动分析证明所设计的电路具有自启动的功能时，所设计的电路才是合 理的。若自启动分析证明所设计的电路没有自启动的