《简易出租车计费器设计》由会员分享，可在线阅读，更多相关《简易出租车计费器设计（15页珍藏版）》请在金锄头文库上搜索。
1、1引言随着生活水平的提高，人们已不再满足于衣食住的享受，出行的舒适已受到 越来越多人的关注。于是，出租车行业以低价高质的服务给人们带来了出行的享 受。但是总存在着买卖纠纷困扰着行业的发展。而在出租车行业中解决这一矛盾 的最好方法就是改良计价器。汽车计价器是乘客与司机双方的交易准则，它是出 租车行业发展的重要标志，是出租车中最重要的工具。它关系着交易双方的利益。 具有良好性能的计价器无论是对广大出租车司机朋友还是乘客来说都是很必要 的。因此，汽车计价器的研究也是具有一定意义的。本设计是一个简易的出租车计费系统，实现计价功能，计费标准为按行程里 程收费，起步价为6.00元，当里程小于3公里时，按照
2、起价计费，车行超过3公里 后在按1.2元/公里收费，等待累积时间超过2min，按照每分钟1.5元计费。能模拟 汽车的启动，停止，暂停等状态。并用LED数码管实时显示车费和汽车行驶里程， 用两位数字显示汽车行驶里程，显示方式为“XX”，单位为km。计程范围为 099km，计程分辨率为1km；用五位数字显示总费用，显示方式为“XXX.X”， 单价为元。计价范围为0999.9元，计价分辨率为0.1元。此计费器要设有一个由 司机控制的整体复位控制。本设计采用VHDL硬件描述语言作为设计手段，采用自顶向下的设计思路， 得到一种出租车计价系统的软件结构，通过QuartusII软件下进行仿真，证明所 设计的
3、电路系统完成了出租车计价的功能，各项指标符合设计要求。本次课程 设计可以熟练掌握了课本上的一些理论知识，课程设计也是一个学习新知识、巩 固加深所学课本理论知识的过程，它培养了我们综合运用知识的能力，独立思考 和解决问题的能力。加深我们对EDA原理与应用课程的理解。2出租车计价器的设计本设计是一种采用FPGA芯片进行出租车计费器，主要分为分频模块、计量 模块、计费模块、控制模块等模块，利用FPGA的可编程性，简洁又多变的设计 方法，缩短了研发周期。主要采用了 FPGA芯片，使用VHDL语言进行编程，使 其具有了更强的移植性，更加利于产品的升级。2.1出租车计价器的设计原理根据设计要求，系统的输入
4、信号clk，计价开始信号Start，等待信号Stop，里 程脉冲信号fin。系统得输出信号有：总费用数cha0 cha3，行驶距离km0 km1， 等待时间min0 min1等。系统有两个脉冲输入信号clk_750k、fin，其中clk_750k 将根据设计要求分频成12Hz、15Hz和1Hz分别作为公里计费和超时计费的脉冲。 两个控制输入开关start、stop；控制过程为：start作为计费开始开关，当start为高 电平时，系统开始根据输入的情况计费。当有乘客上车并开始行驶时，fin脉冲 到来，进行行驶计费，此时的stop需要置为0；如需停车等待，就把stop变为高电 平，并去除而输入脉
5、冲，进行等待计费；当乘客下车且不等待时，将stop和fin 同时置为0,来读取最终的行驶路程数、等待时间与最后的总费用，直接将start置 为0，系统停止工作；价格开始归为起步价6.00元。整个设计由分频模块、计量模块、计费模块、控制模块等四个部分组成。其中计量模块是整个系统实现里程计数和时间计数的重要部分；控制模块是 实现不同计费方式的选择部分，根据所设计的使能端选择是根据里程计费还是 根据等待时间计费；同时设计通过分频模块产生不同频率的脉冲信号来实现系统 的计费。计量模块采用1HZ的驱动信号，计费模块采用12HZ、15HZ的驱动信号; 计量模块每计数一次，计费模块就实现12次或者15次计数
6、，即为实现计时的1.5 元/min、计程时的1.2元/km的收费。组成框图如图2-1所示：2.2各个模块功能的设计2.2.1分频模块由于试验箱上没有12Hz和15Hz的整数倍时钟信号，因此我们采用频率较 大的750khz进行分频，以近似得到12HZ、15HZ和1HZ的时钟频率。本设计中 通过以上三种不同频率的脉冲信号实现在计程车在行驶、等待两种情况下的不同 计费。分频模块元件如图2-2所示：图2-2分频模块元件图2.2.2计量模块计量模块主要完成计时和计程功能。计时部分：计算乘客的等待累积时间，当等待时间大于2min时，本模块中 en1使能信号变为1；当clk1每来一个上升沿，计时器就自增1,
7、计时器的量程为 59min，满量程后自动归零。计程部分：计算乘客所行驶的公里数，当行驶里程大于3km时，本模块中 en0使能信号变为1；当clk1每来一个上升沿，计程器就自增1,计程器的量程为 99km，满量程后自动归零。计量模块元件框图2-3所示：jiliancjstarten1finenOstopk13.O 1clk1kO3.O 1m13.OmO3.Oinstr、.图.2-3 .计量模块元件图项.计量模块仿真波形如图2-4所示:图2-4计量模块仿真波形图由波形可知，Start置1程序始终处于计费状态，当fin脉冲到来时k0和k1 进入计程状态，且k0每次满9就向k1进位，超过3km时en0
8、就变为高电平； 同理，当stop由0置为1时开始由计程进入等待状态，fin脉冲归为0里程计数 停止，等待时间开始计时，m0每次满9就向m1进位，超过2min时en1就变为 高电平。2.2.3控制模块本模块主要是通过计量模块产生的两个不同的输入使能信号en0、en1，对 两个分频模块输出的12HZ、15HZ的脉冲进行选择输出的过程；本模块实现了 双脉冲的二选一；最终目的为了计费模块中对行驶过程中不同的时段进行计价。控制模块元件如图2-5所示：图2-5控制模块元件图控制模块仿真波形如图2-6所示:图2-6控制模块仿真波形图2.2.4计费模块当计费信号Start 一直处于高电平即计费状态时，本模块根
9、据控制模块选择 出的信号从而对不同单价的时段进行计费。即行程在3km内，而且等待累积时 间小于2min则为起步价6元；3km外以每公里按1.2元计费，等待累积时间超 过2min则按每分钟1.5元计费。c0、cl、c2、c3分别表示费用的显示。计费模 块元件如图2-7所示：计费模块仿真波形如图2-8所示:图2-8计费模块仿真波形图由图可知当处于计费状态时，随着clk2的高电平的到来，计费起步价为6 元。c0满9向cl进位，cl满9向c2产生进位，依次逐级进位，从而完成计费 功能。2.2.5译码显示模块译码显示模块完成计价、计时和计程数据显示。计费数据送入译码显示模块 进行译码，最后送至以百元、十
10、元、元、角为单位对应的数码管上显示。计时数 据送入译码显示模块进行译码，最后送至以分为单位对应的数码管上显示。计程 数据送入译码显示模块进行译码，最后送至以km为单位的数码管上显示。由于 本次课程设计所用实验箱上自带数码管译码显示电路，因此不需再写译码程序， 选定模式直接管脚锁定在对用的数码管上即可实现。2.2.6顶层模块本模块用图形输入法实现出租车的计费器系统设计，将各个模块组合在一起。顶层模块元件如图2-9所示:图2-10系统总体框图程序最终功能实现仿真波形如图2-11所示:0412nr3舂4参9舂14崭19舂24崭29舂34崭39clk_750kncE I I I 1 - - ix CO
11、 o lx _t 5 ece cklk m mValue a18.28 rTJ 1J TJ 1J TJ 1J TJ 1J 1006000000 rL rL rL rL rL rL rL rL A A图2-11程序最终仿真波形图由图中可以看出，当fin脉冲信号到来时，实现了行驶计费，当行驶里程超过 三公里，则再按每公里1.2元计费；当stop为高电平，即进入等待计时收费；当 等待时间超过2min时，每过一分钟加1.5元，即为实现每等一分钟收费1.5元。 当stop为电平时所有数值清零，只显示初始值6元，但本次仿真中等待时间为9 分钟，行驶里程为20km,应收取费用值为36.9元。结果验证：出租车
12、的起步价是6元，收费为6+( 20km 3km) *1.2+(9-2)*1.5=36.9元。仿真结果于计算结果相同，所以仿真结果正确。2.3引脚设置做硬件验证之前需要清楚实验板上各键与各信号的链接情况，参照资料得 出本设计中各引脚的对应情况如下，本设计下载时选择模式5。引脚脚的设置如图2-12所示：Node NameDirectionLocationReservedGroup10c05OutputPIN_33cO3Q2砂 c02OutputPIN_32cO3.O4c00OutputPIN_30c03.0|50 cl3OutputPIN_39cl3Q60cl2OutputPIN_3Scl3.07
13、cllOutputPIN_37cl3,08cl.0OutputPIN_36d.3Qg砂 c23OutputPIN_67c2LQ1。c22OutputPIN_65c23Q11砂 c2lOutputPIN_42c2LQ12c20OutputPIN_4：1c23Q13c35OutputPIN_72c33.O140c32OutputPIN_70150c3lOutputPIN_69c33.O16c30OutputPIN_68c33,017dk_750kInputPIN_126IB一 finInputPIN_1019k05OutputPIN_80kO.3Q20k02OutputPIN_79kO3.O210k0lOutputPIN_78kOQ220k00OutputPIN_73k03.023kl.3OutputPIN_86kl3,024J k也OutputPIN_83kl.3Q25kllOutputPIN_82kl3,0260kl0OutputPIN_81kl.3Q27砂 m05OutputPIN_90mQ3.028m02OutputPIN_89mCI3.029m0lOutputPIN_88m03.0300m00OutputPIN_87mQ3.0310ml5OutputPIN_96ml3.
