《Quartus11.0调用Modelsim进行波形仿真》由会员分享，可在线阅读，更多相关《Quartus11.0调用Modelsim进行波形仿真（26页珍藏版）》请在金锄头文库上搜索。
1、 .wd.1. 开场在Quartus II中设计的每个逻辑电路或子电路，叫做一个工程。软件每次运行一个工程，并将所有信息保存在单一文件夹中。欲开场一个新的逻辑电路设计，第一步就是新建一个文件夹来保存文件。为了保存本指南的设计文件，在D盘新建introtutorial文件夹。指南者运行的范例为一个简单的双路灯控电路。翻开Quartus II软件，将看到类似于图2的画面。该显示画面包括假设干窗口，用户可使用鼠标选择，以访问Quartus II软件的相关功能。Quartus II提供的大多数命令都可用菜单形式来访问。例如，在图2中，在File标签下点击左键，可翻开如图3所示的菜单。用左键单击Exit
2、可退出Quartus II软件。图2 Quartus II主体显示图3 File菜单一例对于有些命令，需要连续访问两个或以上的菜单才可以使用。1.1 Quartus II在线帮助Quartus II软件提供了容易理解的在线文档，可解答许多在使用软件时遇到的问题。用户可通过选择HelpSearch来快速访问帮助话题，在翻开的对话框中，可以输入关键字。另外一个方法是，内容感应帮助，以快速查找指定话题的文档。在大多数的应用中，按住键盘上的F1键将翻开一个显示该应用的可用命令的帮助窗口。1.2 新建工程按如下步骤新建工程：1. 选择FileNew Project Wizard，以翻开图4所示窗口，可通
3、过Dont show me this introduction again跳过此窗口步骤。单击Next，出现图5所示窗口。图4 引导的任务显示图5 创立新的工程2. 选择工作文件夹introtutorial，也可以使用您自己设定的文件夹。工程必须有一个名字，通常情况下，与顶层设计实体的名字一样。如图5所示，选择light作为工程名和顶层实体名。单击Next。因为还没有创立introtutorial文件夹，Quartus II弹出一个对话框，询问是否新建所需文件夹，如图6所示。单击Yes，将会引出图7所示的窗口。图6 创立新的工程文件夹与否图7 添加用户指定设计文件3. 如果没有已存在的设计文件
4、，单击Next，将会翻开如图8所示的画面。图8 选择器件家族和指定的器件4. 艾米电子EP2C8核心板采用的器件为Cyclone II EP2C8Q208C8。此处选择Cyclone II器件家族，器件为PQFP封装，有208个引脚，速度等级为8。单击Next，出现图9所示画面。图9 指定第三方EDA工具5. 用户可指定一些第三方EDA工具。持续Simulation选用ModelSim-Altera，格式为Verilog HDL。单击Next，出现图10所示窗口。6. 设置一览如图10所示。单击Finish，返回Quartus II主体窗口。标题栏将显示light工程，如图11所示。图10 工
5、程设置一览图11 Quartus II显示已建工程3 使用Verilog代码设计输入作为一个设计范例，我们将采用双路的灯控电路，如图12所示。此灯可由两个按键中的任一按键来控制，x1和x2，按键的闭合相应的逻辑值为1。真值表也同时在图中给出。注意输入x1和x2是异或的关系，但是我们仍然用门来显示。图12 灯控电路所需电路，如图13所示，使用Verilog代码来描述。注意，Verilog模块叫做light，这个图5所示的名称是一致的。此代码的编辑可以使用任何可存储ASCII码的文本编辑器，或者使用Quartus II自带的编辑器。当然，文件的名称可以任意取；而和顶层Verilog模块的名称一致，
6、是一个设计惯例。文件名称必须带.v扩展名，用以指示此文件为Verilog文件。所有，我们使用light.v这个名称。图13 图12所示电路的Verilog代码3.1 使用Quartus II 文本编辑器本节将展示若何使用Quartus II文本编辑器。如果你喜欢使用其他文本编辑器来创立Verilog源文件，可以逃过此节。选择FileNew翻开图14所示窗口，选择Verilog HDL File，并单击OK。这将翻开文本编辑器窗口。第一步是指定所创立的文件的名称。选择FileSave As，翻开图15所示的对话框。选择存储类型为Verilog HDL File，填写名称为light.v。单击Sa
7、ve，翻开图16所示窗口。输入图13所示的代码。使用Ctrl+s保存该文件。图14 选择新建的文件类型图15 命名文件图16 文本编辑器窗口对于设计者来说，Verilog的语法有时很难被记住。为了解决问题，文本编辑器提供了Verilog模板集。这些模板提供了不同类型的Verilog表达的范例，譬如module声明、always块和设置语句的陈述。可以通过EditInsert TemplateVerilog HDL来浏览这些模板，以熟悉这些资源，这是相当值得的。3.3 添加设计文件到工程中正如图7所讨论的那样，我们可以告诉Quartus II软件，哪些文件是当前工程的一局部。要查看当前的ligh
8、t工程中已包含的文件列表，选择AssignmentSettingFile，这将翻开图17所示画面。另外一个可用的方法是选择标签ProjectAdd/Remove Files in Project。使用Quartus II文本编辑器创立文件时，勾上Add file to current project选项，所创立文件即自动参加到工程文件列表。如果使用的不是Quartus II自带的文本编辑器，那么图17，列表中就没有所创立的文件，此时必须手动添加文件到工程文件列表中。欲添加文件到工程文件列表中，单击图17中的File Name：的按钮，弹出图18所示对话框，选择light.v，单击Open。再次
9、查看图17画面，此时所添加的文件就已经在文件列表了。需要注意的是，在大多数案例中，Quartus II软件可根据各个实体自动找到正确的文件，即使某些文件没有被认真地添加到工程中。然而，对于包含许多文件的复杂工程，按照上述方法，添加指定所需文件到工程中，是一个很好的设计惯例。图17 设置窗口图18 选择文件4 编译设计电路在light.v中Verilog代码，要经过几个Quartus II工具的处理：分析代码、综合电路以及生成目标芯片的实现内容。这些应用程序被聚集在一起，且被称作编译器。选择ProcessingStart Compilation运行编译器，或者单击按钮运行。在编译过程中，Quar
10、tus II的左边会显示不同阶段的进度。编译成功或不成功后，会弹出一个对话框。单击OK确认。Qartus II会显示图19所示画面的编译报告。当编译成功后，也可以通过按钮手动翻开编译报告。图19 编译报告在此窗口的左面，列出了许多信息的列表。如图19所示，本工程使用了1个LE和3个引脚。4.1 错误在编译期间，Quartus II在消息窗口，会显示生成的消息。如果此Verilog设计正确，其中一条消息就会显示编译成功及无错误。如果编译不是零错误，那么在Verilog代码中，至少有一个错误。在这种情况下，与错误对应的消息就会在消息窗口显示。双击某条错误信息，该信息将会滚动显示完整；并且翻开Qua
11、rtus II自带文本编译器，Verilog代码中的某行将被高亮显示。类似的，编译器也会显示许多警告消息。同样的方法也适用于查看完整的警告消息。针对于某条错误或警告消息，想得到更多信息，可选住此条消息，然后按住F1功能键，即可查看。我们将light.v的最后一行改成endmodules，重新编译。Quartus II弹出对话框，报告编译错误；单击OK，以确认。编译报告如图20所示。在消息窗口，单击Error标签，显示图21所示消息。双击第一条错误信息，Quartus II文本编辑器翻开light.v，最后一行被高亮，如图22所示。修正代码，重新编译，直至成功为止。图20 编译报告图21 错误信
12、息图22 指示错误代码的位置5 引脚分配在艾米电子EP2C8-2010增强版套件中，我们使用LED1代表f，SW1和SW2分别代表x1和x2，所需引脚映射如图23所示。使用文本编辑器，新建一文件，命名为pins list.txt。录入图24所示内容。选择AssignmentsImport Assignments，翻开图25所示窗口。选择pins list.txt路径，单击OK导入引脚配置。选择AssignmentsPin Planner或单击按钮，翻开图26所示窗口，查看引脚是否分配正确。图23 所需引脚映射图24 引脚分配文件pins list.txt图25 导入设置图26 查看引脚分配5.
13、1 配置未用引脚未用引脚需要一定得约束，倘假设没有这些约束，就有可能出现一些莫名其妙的问题。选择AssignmentsDeviceDevice and Pin OptionsUnused Pins，翻开图27所示窗口。一般情况下，按照图28所示配置。图27 配置未用引脚图28 配置未用引脚为三态输入6 仿真所设计的电路在艾米电子EP2C8-2010增强版套件实现所需电路之前，审慎的做法是，先仿真以确定所设计电路是否正确。下面将介绍若何使用ModelSim-Altera仿真：6.1 新建testbench文件使用文本编辑器新建testbench文件，文件类型与图9一致，命名为light_tb.v
14、；不要勾Add file to current project选项，即不可参加到Quartus工程文件夹列表。录入图29所示代码。图29 light_tb.v6.2 设置ModelSim-Altera路径第一次使用需要先设置ModelSim-Altera路径。选择ToolsOptionsGeneralEDA Tool Options，翻开EDA工具选择，如图30所示，设置路径。单击OK，返回Quartus II主题界面。图30 设置ModelSim-Altera路径6.3 添加仿真所需测试文件选择AssignmentsSettingEDA Tool SettingSimulation，翻开图3
15、1所示窗口。在NativeLink setting下，选择Compile test bench:标签，单击Test Benches按钮，翻开图32所示窗口。单击New，弹出设置窗口，命名Test bench name:为light_tb与前面编写light_tb.v一致；在File name:处，点击按钮，添加light_tb文件路径；单击Add，完成后如图33所示。连续三次单击OK，返回Quartus II主题窗口。图31 仿真选项设置图32 指定Test Benches图33 添加Test Benches6.4 开场仿真选择ToolsRun EDA Simulation ToolEDA RTL Simulation，进展RTL仿真；或者选择ToolsRun EDA Simulation ToolEDA Gate Level Simulation，进展门级仿真。此处以RTL仿真为示范。选择选择ToolsRun EDA Simulation ToolEDA RTL S
