MAX1148型高精度14位串行AD转换器

《MAX1148型高精度14位串行AD转换器》由会员分享，可在线阅读，更多相关《MAX1148型高精度14位串行AD转换器（7页珍藏版）》请在金锄头文库上搜索。

1、摘要：MAX1148是Maxim公司2005年最新推出的14位串行模/数转换器。文中介绍了 MAX1148的特点、结构和工作原理，给出了它在8位CPU为核心的数据采集系统中的应用实 例。关键词：模数转换器；MAX1148：串行1概述模/数转换器（ADC）是现代测控中非常重要的环节。它有并行和串行两种数据输出形式。 并行ADC虽然数据传输速度快，但有引脚多、体积大、占用微处理器接口多的缺点；而串 行ADC的传输速率目前已经可以做得很高，并且具有体积小、功耗低、占用微处理器接口 少的优点。因此，串行ADC的应用越来越广泛。MAX1148是Maxim公司最新推出的一种真差分、8通道、14位逐次逼近、

2、串行输出模/数转 换器。处理器接口多的缺点；而串行ADC的传输速率目前该器件具有转换速率高、功耗 低、接口方便的优点，特别适用于工业过程控制、高精度数据采集、便携式数字仪表、医疗 仪器等领域。2 MAX1148的特点和结构2.1 MAX1148 的特点IS L MAXtllK 内部堵构抵囤 8路单端或4路差分输入（内置多路模拟开关，由软件设置）。单极性模式时输出为二进制模式；双极性模式时输出为二的补码格式，1LSB= （VREF/2N）；数据在SCLK下降沿同步输出，MSB先出。 5V5%单电源。内部基准电压+4.096V或外接基准。采样速率：（116ksps）；120Ap（10ksps）；1

3、2Ag（1ksps）；300A关断模式）。内置T/H （跟踪/保持）电路。内部时钟或外部串行时钟（频率范围为0.1MHz2.1MHz），可通过设置控制字中的PD1、 PD0位进行选择。提供一个硬关断（将SHDN引脚置低）和两个软关断（通过编程设置控制字中的PD1、 PD0位来实现）模式。与 SPI/QSPI/MICROWIRE 接口 兼容。2.2 MAX1148 的结构MAX1148MAX1148采用14位逐次逼近寄存器（SAR）和输入跟踪/保持（T/H）电路，实现将模拟信 号转换成14位数字信号，并用串行方式输出的功能，其内部结构如图1所示。国借即IN 面册TRB 国岫T JDCND 回 A

4、GND REFADJ迅炬F2 MAX1I48的引脚排列MAX1148采用20引脚的功能如下： CH0-CH7（1-8）：模拟输入端。 COM（9）:公共输入端。单端模式下为模拟负输入。单极性和双极性模式下，当转换器输 入不为0，而希望转换结果为0时，需在该端输入相应模拟电压。 SHDN (10)：关断输入，低电平有效。当SHDN置低时，转换器进入硬关断模式，转换 立即中止。 REF(11)：内部基准电压输出或外部基准电压输入，它是模数转换的基准电压。该电压 决定了 ADC输入范围和满量程输出值。MAX1148含有一个内部1.25V带隙基准，通过一个2kQ电阻接至基准缓冲器并引至REFADJ 引

5、脚。由于MAX1148的基准缓冲器具有3.277V/V的增益，所以基准缓冲器输出引脚REF 直的电压为4.096V，作为内部基准电压使用。如果使用外部基准电压，则有两种使用方式：(1)禁止内部基准缓冲(将REFADJ端与VDD端直接相连)，将外部基准电压(1.5V至 VDD+50mV，输出电流大于210pA)接至REF端即可(如图3所示)。(2)将外部基准电压连至REFADJ端，通过内部基准缓冲器，在REF引脚得到幅度为外部基 准电压乘以基准缓冲器增益3.277后的SAR ADC基准电压(如图4所示)需要注意的是，在REF 引测得的基准电压值必须在1. 5V至VDD+50mV之间。REFADJ

6、(12)：带隙基准输出和基准缓冲器输入。REFADJ连至VDD时禁止内部带隙基准 和基准缓冲放大器，其用法如前所述。AGND(13):模拟地。DGND(14):数字地。DOIJT(15)：串行数据输出。CS置低时，数据在SCLK下降沿同步输出。CS置高时，DOUT 为高阻态。SsTRB(16)：串行触发输出，反映了 ADC转换状态。在内部时钟模式下，ADC转换开始时，SSTRB由高变低，转换完成后，SSTRB由低变高并 保持两个SCLK时钟周期为高电平。从第三个SCLK时钟周期开始，DOUT输出转换结果。在外部时钟模式下，ADC转换开始时，SSTRB由低变高并保持两个SCLK时钟周期的高电 平

7、。从第三个SCLK时钟周期开始，在进行ADC转换的同时，DOUT输出转换结果。置高 时，SSTRB为高阻。DIN(17)：串行数据输入，用于输入控制字。CS置低时，数据在SCIK上升沿同步输入。CS置高时，DIN为高阻态。CS(18)：片选输入，低电平有效。只有CS置低时，数据才可同步输入(DIN域输出(DOUT)。SCLK(19)：串行时钟输入，是数据同步输入或输出的移位信号。在外部时钟模式下，无论是SCLK还是ADC转换时钟.都决定了转换速率(SCLK的占空比必须在40%至60%之间)。VDD(20)：电源输入。用0.1吁 电容器接至AGND。3工作原理 3.1控制字格式在启动MAX114

8、8进行A/D转换之前.必须先由SCLK将控制字从DIN端送入其内部输入 移位寄存器，以决定其工作模式并启动转换。VR i黑整遮节电陆3.2时钟模式MAXll48可用外部串行时钟或内部时钟两种模式来完成逐次逼近转换。但是，不管哪种模式， 数据的移人和移出都要由外部时钟SCLK来完成。在外部时钟模式下，通过外部时钟SCLK控制数据的移入和移出，同时SCLK还是模数转 换时钟。在控制字的最后一位移人后，SSTRB由低变高并在保持两个SCLK时钟周期的高 电平后变低。其后14个SCLK的每一个下降沿决定逐次逼近转换结果每位的值，并在DOUT 端输出。需要注意的是，每次模数转换都必须在较短时间内完成，以

9、避免采样保持电容器上 的压降对转换结果带来的影响。如果外部串行时钟SCLK的频率低于100kHz。或者由于串 行时钟的不连续使得转换时间超过140四，建议使用内部时钟模式。在内部时钟模式时，MAXll48自身产生转换时钟，并允许微处理器以小于2.1MHz的时钟频 率读取转换结果。在控制字的最后一位移入后，SSTRB由高变低，待转换完成后由低变高， 完成一次转换的时间最长为8.03。在整个转换期间，为了得到最佳的噪声性能，SCLK应保 持低电平。在SSTRB变为高电平之后，从第二个SCLK开始的每一个SCLK下降沿，在DOUT 端由高到低依次输出转换结果的各位的值。3.3 A/D转换过程MAX1

10、148在时钟脉冲的作用下进行逐次逼近式A / D转换，一般每24个时钟周期完成一次转 换和读出操作。内部时钟模式与外部时钟模式的时序如图5、图6所示。A/D转换速度要求不是很高时，常选用内部时钟模式。现以内部时钟模式为例说明 MAX1148的工作过程：首先根据系统要求确定MAX1148的控制字，例如，需转换0通道的单端单极性模拟量，控制 字为8EH。然后向MAX1148输入控制字并读取转换结果，其步骤为：(1) 使片选端CS变为低电平并保持不变，此时DOUT处于低电平，SSTRB处于高电平；(2) 在DIN输入端由高到低依次输入控制字各位的值。具体做法是：首先使DIN端为高电平(输入T”)，在

11、第一个SCLK的上升沿将DIN的第一位 数据“1”移入内部移位寄存器中。即移入START开始位：以此类推，在后面7个SCIJK的上 升沿分别将输入DIN端的控制字其他位移入内部移位寄存器中；(3) 当控制字的最后一位数据被移入之后(第8个SCLK的下降沿)，转换开始，SSTRB由高变 低； 经tcoNv之后，A/D转换结束，SSTRB由低变高。(5)在转换结束后的任何时刻，通过SCLK时钟将移位寄存器中的转换结果(14位二进制数) 由DOUT端同步移出。具体做法是：从SSTRB置高后的第二个SCLK时钟的下降沿开始， 利用SCLK时钟逐一将转换后的结果从DOUT端移出，最高有效位在前。OKIB

12、小壬沮鬲EFL ,!B 11IKT MT 叩胃，1生*口口-imn1:OF 1mti呻式折i蔺耐怀s-w-WHIni4 MAX1148的应用举例MAX1148通过DIN、DOUT、SCLK、SSTRB和CS5个信号与微处理器连接，其中，SSTRB 是反映ADC转换状态的标志.可以用查询方式和中断方式监视此信号，以决定何时读取转 换结果。如果是外部时钟模式或内部时钟模式中的软件延时，此信号可以空置不用。MAX1148 与8位微处理器的典型连接如图7所示。下面给出内部时钟模式下完整的转换和控制程序（转换结果在30H和31H中），以供参考:START： CLR P1-3 : SCLK 为低电平CLR

13、 P1.0 :片选有效MOV A,#lXXXXXl0B :控制字送 AMOV R1,#08H :输入控制字位数LPl： MOV C，ACC.7 :取控制字并送至DIN端口MOV P1.1，CSETB P1.3 ； DIN端口数据移入内部移位寄存器CLR P1.3RL A :控制字移位DJNZ R1，LPlLP2： JNB P1.4，LP2 ；检测SSTRB，等待转换结束SETB P1.3CLR P1.3CLR AMOV R1，#06H ；读入高6位数据LP3： RL ASETB P1.3CLR P1.3MOV C，P1.2MOV ACC.0, CDJNZ R1, LP3.MOV 30H,AMO

14、V R1, #08H ；读入低8位数据LP4： RL ASETB P1.3CLR P1.3MOV C,P1.2MOV ACC.0,CDJNZ R1, LP4MOV 31H,ASTAY： SJMP STAYEND外部时钟模式编程与内部时钟模式基本相似，只需把控制字改为#1XXXXXllB，并删除上 述程序中标号为U)2的程序行即可。8051 MAX114BPL 0CSp】.i.DMpi.?-TXXrfPL3SCLKPl. 4jSSTHB图7 MAXI 148与8051单片机的接口斯5结束语随着电子技术的不断发展，各种串行接口电路的应用越来越多.如串行A/D、D/A及各 种接口电路等。与一般ADC器件相比，MAXll48具有单电源供电、自带内部基准电压、转 换精度高、外围电路简单、占用微处理器口线少、易于连接等优点，适用于较复杂的测控系 统。