《多路智能竞赛抢答器设计课程设计》由会员分享，可在线阅读，更多相关《多路智能竞赛抢答器设计课程设计（25页珍藏版）》请在金锄头文库上搜索。
1、数字电路课程设计任务书专业班级：学生姓名：指导教师：工作单位：题 目：多路智能竞赛抢答器设计初始条件：优先编码器 74LS148RS 锁存器 74LS279显示译码器 74LS47定时芯片 555计数器 74LS192 74LS90与门 74LS08或门 74LS32与非门 74LS00七段数码管 、蜂鸣器、电容电阻若干要求完成的主要任务：1. 基本功能 设计一个智力竞赛抢答器，可以同时供8名选手或8个代表队参加比赛，他 们的编号分别是 0、1、2、3、4、5、6、7，各用一个抢答按钮，按钮的编号与选手的 编号相对应，分别是 S 、S 、S 、S、S 、S 、S 、S。01234567 给节目
2、主持人设置一个控制开关，用来控制系统的清零（编号显示数码管灭 灯）和抢答的开始。 抢答器具有数据锁存和显示功能。抢答开始，若有选手按动抢答按钮，编号 立即锁存，并在 LED 数码管上显示出选手的编号，同时扬声器给出音响提示。此外要 封存输入电路，禁止其他选手抢答。优先抢答选手的编号一直保持到系统清零为止。2. 扩展功能 抢答器具有定时抢答的功能，且一次抢答的时间可以由主持人设定，档节目 主持人按下“开始”按钮后，要求定时器立即倒计时，并在显示器上显示，同时扬声 器发出短暂声响，声响持续 0.5S 左右。 参赛选手在设定的时间内抢答，抢答有效，定时器停止工作，显示器上显示选手的编号和抢答时刻的时
3、间，并保持到主持人将系统清零为止。 如果定时抢答时间已到，去没有选手抢答，则本次抢答无效，系统短暂报警, 并封存输入电路，禁止选手超时后抢答，时间显示器上显示00。时间安排：7.4：理论设计7.57.6：安装调试或仿真7.7：撰写报告7.9：答辩指导教师签名： 2011年7月1日系主任签名： 2011年7月1日目录1. 多路智能竞赛抢答器原理与设计 错误！未定义书签。1.1 抢答器原理 41.2 总体方案设计 41.3 电路原理设计 51.3.1 八路抢答电路设计 51.3.2定时电路设计 82. Multisim 仿真与制作 152.1 抢答仿真 152.2 定时抢答仿真 172.3 仿真结
4、果分析 192.4 总电路图 203. 结与体会 214. 元件清单 22参考文献 231. 多路智能竞赛抢答器原理与设计1.1 抢答器原理抢答器基本原理框图如下图 1-1 所示：图1-1抢答者按下抢答按钮后，启动锁存电路，锁存最先抢答者抢答成功的状态，并阻止其 他选手的抢答。译码显示电路将抢答的结果译码显示出来。清零按钮按下后，电路复位回 初始状态后，可以进行下一轮的抢答。1.2 总体方案设计第一种方案：第一种方案流程图如下图 1-2 所示：图 1-2抢答按钮连接控制电路，抢答开始，有选手按下抢答按钮后，控制电路是锁存器锁存各个抢答路的电平高低，从而锁存了第一位抢答者的抢答信号，同时切断其他
5、抢答者的抢 答信号，阻止其他选手的抢答。编码器将抢答结果译成二进制数送给下一级译码显示电路，译码显示电路显示抢答成功者的号码。声响电路可以发出提醒声响，定时电路有定时抢答功能，并能显示倒计时的时间。该方案满足设计的功能要求，但是用锁存器锁存抢答结果这一思路有缺陷，就是可能 有两个选手抢答时间间隔很小，两路的抢答信号同时锁存了起来，导致编码器编码出错， 下一级译码显示电路不能显示抢答结果。第二种方案：第一种方案流程图如下图 1-3 所示：图1-3第二种方案的原理和第一种方案基本一样，只是在第一种方案上做了改进，在锁存器 和抢答按钮之间增加了优先编码器，避免了多路的抢答信号同时被锁存，编码器编码出
6、错， 下一级译码显示电路不能显示抢答结果的情况。综合两种方案，故选择第二种方案。1.3 电路原理设计1.3.1 八路抢答电路设计该部分用到的芯片有74LS47、74LS279、74LS148,其引脚图和逻辑图如下:74LS47 的电路符号和引脚图如下图 1-4：图1一4?12 I2 1110 4 154 71162.3145U1 L:15A0 74LS47 的逻辑图如下图 1-5：Dec imalorFunctionInputsGutp utsNote廿RBIA3A2AlAOBIABOabcdefg0HHLLLLHLLLLLLH(Note 2)1bXLLLHHHLLHHHH(NdIe 2)2H
7、XLLHLHLLHLLHL3bXLLHHHLLLLHHL4bXLHLLHHLLHHLL5bXLHLHHLHLLHLL6HXLHHLHHHLLLLL7bXLHHHHLLLHHHHebXHLLLHLLLLLLLgbXHLLHHLLLHHLL10HXHLHLHHHHLLHL11bXHLHHHHHLLHHL12HXHHLLHHLHHHLL13bXHHLHHLHHLHLL14bXHHHLHHHHLLLL15bXHHHHHHHHHHHHBlXXXXXXLHHHHHHH(NDte3)RBbLLLLLLHHHHHHH(Note 4)LjfLXXXXXHLLLLLLL(Note 5)图 1-5Function
8、TableInputsOutputS (Note 1JRQLLHflMcte 2LHHHLLHH74LS279 的引脚图和逻辑图如下图 1-6：- HIGH曰L- LOWleiT诧 g/申曰 0 bedane 如 mfcaled mpj cwHflns wereeslablehefl图1-674LS148 的引脚图如下图 1-7：EO GS P 3210 AflFsl M Rai ri m nn mA A A1 kIE0GS32 10L百AflJ5E7FlA2AlLJUhJLJUJLJLJLdA 5 G 7 F1 A2 Al GND74LS148 的逻辑图如下图 1-8：图1-8电路原理图如下
9、图1-9：电路抢答部分选用优先编码器 74LS148 和锁存器 74LS297 来完成。该电路主要完成 两个功能：一是分辨出选手按键的先后，并锁存优先抢答者的编号，同时译码显示电路显 示编号（显示电路采用七段数字数码显示管）；二是禁止其他选手按键，其按键操作无效。 工作过程：开关S置于“断开”时，RS触发器的R端均置0, 4个触发器输出置0,使74LS148 的优先编码工作标志端引脚5电平为0,使之处于工作状态。当开关S置于开始时，抢答 器处于等待工作状态，当有选手将抢答按键按下时（如按下S5），74LS148的输出经RS锁 存后，2Q2=1，BI/RBO =1，七段显示电路74LS48处于工
10、作状态，DCBA=0101，经译码显示 为“5”。此外，2Q2 = 1，使74LS148优先编码引脚5工作标志端EI=1，处于禁止状态， 封锁其他按键的输入。当按键松开即按下时，74LS148的此时由于仍为2Q2 = 1，使优先编 码工作标志端引脚5电平为1，所以74LS148仍处于禁止状态，确保不会出二次按键时输入 信号，保证了抢答者的优先性。如有再次抢答需由主持人将S开关重新置“清除”然后再 进行下一轮抢答。U19AVv%51 anVCR410kQXSSIU3 74LS148NR5 10kD2.5 V74LS32NU18A74LSQBMRG 10kQRS 1QkQR2 1fl kQR7 1
11、0kl图1-91.3.2 定时电路设计该部分用到的芯片除74LS47外、还用到74LS192、74LS90、LM555。74LS192引脚图如下图10： Vcc Pd MR TCD TCu PL P2 P3萄 nz FT冋 n?i 而 rnjJLzJLJLJLdLdLdLBjPQ CP0 CPj gGND74LS192 的逻辑图如下图 1-11：MRPLCPuCPDMODEHXXXReset (Asyn)LLXXPreset 伙syn.)LHHHNo ChangeLHJHCount UpLHHsCount DownL - LOW Vol tag 已 LevelH - HIGH VoltageX
12、 u Dont Care-I = LOW-tn-HIGH Clock Transition图 1-11 74LS90 的引脚图和逻辑图如下图 1-12：cpiE3c?oMRtE囤NCMR2ESqdncE13 Qb冋GNDMS|IUqiMS2EUQ2RESET/SET INPUTSOUTPUTSMR1MR2MS1MS2QoQi03HHLXLLLLHHXLLLLLXXHHHLLHLXLXCountXLXLCountLXXLCountXLLXCountH = HI GH Voltage Level L = LOW Voltage Laval X = DontCare图 1-12定时芯片LM555引脚图如下图1T3：图 1-13另外用到的或门芯片74
