《计算机体系结构实验报告解析》由会员分享，可在线阅读，更多相关《计算机体系结构实验报告解析（15页珍藏版）》请在金锄头文库上搜索。
1、单束程工大学计算机体系结构实验报告计算机实验教学中心实验名称FIFO存储器实验地点信息楼418实验日期2015.10一、实验目的掌握FIFO存储器的工作特性和读写方法二、实验设备PC、唐都实验箱三、实验原理本实验用FPGA芯片来实现一个简单的 8位X4的FIFO ,器件的接口信号如图3-2-1,内部逻辑图如下图 3-2-2。FtFORDFIFOWRRST FULL EMPTY图3-2-1定义FIFO器件的接口信号图3-2-2 FIFO内部逻辑图其各信号的功能为：EMPTY : FIFO 存储器空标志，高电平有效。FULL : FIFO存储器满标志，高电平有效。RST:清FIFO存储器为空。FI
2、FOWR : FIFO存储器写入信号，低电平有效。FIFORD : FIFO存储器读信号，低电平有效。ID0ID7: FIFO存储器输入数据线。OD0OD7: FIFO存储器输出数据线。根据图3-2-2所示的内部遗辑图设计的项层螃理图如F：广 却 EFulls0碎四、实验操作及运行结果1、按实验连接图接线。 注意：连线时实验箱电源要处于关闭状态。图3-2-5 FIFO实验接线图2、确保接线正确后，将实验箱连到电脑：电源线+串口电缆（com 口）+并口 Jtag下载线（打 印机口），并打开实验箱电源。3、在软件 Quartus II 8.0中选择“ File-Open Project”选项，按照
3、以下路径查找实验过程中需要下载到 FPGA 中的数据 “C:TangDuCMXFPGAFIFOFIFO.qpf（.sof） ”（该路径为 “FIFO实验”的全路径，以后每次试验都需要用到的公共路径名为“ C:TangDuCMXFPGA ”），打 开该文件后，单击软件中的“ Programmer”选项，单击“ Start”完成下载。如果下载成功在 界面Progress中可以看到100%的标志字样。4、运行结果接线图中B03和B04是FIFO空状态、满状态指示信号，分别接到扩展单元指示灯E0、E1上，用来反映FIFO当前的状态。1）实验时，按动系统右下脚的 CLR清零开关可使读、写信号计数清零。这
4、时指示灯 E0亮，表示FIFO为空。2）使用CON单元编号为SD27到SD20的开关模拟输入总线给出一个数据，按动时序 与操作台单元的开关 ST,可将该数写入到FIFO中。这时指示灯E0灭，表示FIFO中已经 有数据存在，说明当前FIFO的输出是有效的；依次写四次后，满标志置位，这时指示灯E1亮。3）然后连续按动开关KK ,给出读信号，将顺序读出所存的四个数，扩展总线的数据显 示灯EB7到EB0显示所读出的数据，四个数全部读出后，空标志置位，E0灯亮。检查执行是否与理论值一致。五、实验中出现的问题和解决方法在实验中我们小组遇到了安装 USB转串口驱动程序的问题，后参照老师给予的文档成 功安装了
5、驱动程序。 在连线过程中，有一根线出现了短路，导致实验结果运行错误，后经我 们排查后发现，其中的一根导线断裂，更换后，成功运行实验。我饿们这次实验掌握 FIFO存储器的工作特性和读写方法，达到了实验目的，提高了小组成员的动手能力，收获很大。实验名称 多通路运算器和寄存器堆 实验地点 信息楼418实验日期 2015.10一、实验目的掌握多通路的运算器与寄存器堆的工作原理及设计方法二、实验设备PC、唐都实验箱三、实验原理从IN单元读入一个数据，存入 R0;从IN单元读入另一个数据，存于 R1;将R0和R1相加，结果存于 R0;将R0和R1相加，结果存于R3,同时打入暂存器A 中；再将 R0 的值送
6、 OUT 单元显示。根据指令要求，得出用时钟进行驱动的状态机描述，即得出其有限状态机，如图 1-2-4 所 示。下面分析每个状态中的基本操作：S0:空操作，系统复位后的状态S1： IN-R0; 从 IN 单元往 R0 中打一个数S2： IN-R1; 从 IN 单元往R1 中打一个数S3： R0 -A, R1 -B; 同时把R0 、 R1 中的数打入暂存器 A、 B 中S4： A+B-R0; 将 A+B 的结果送往R0S5： A+B-R3 ， A+B-A; 增加暂存器旁路，将A+B 的结果送往R3 的同时打入暂存器A中S6： R0-OUT; 把 R0 中的数送入输出单元显示。四、实验操作及运行结
7、果1、把时序与操作台单元的“ MODE ”短路块插上，使系统工作在四节拍模式，按实验连接图接线。 注意：连线时实验箱电源要处于关闭状态。2、确保接线正确后，将实验箱连到电脑：电源线 +并口 Jtag下载线（打印机口），并打开实验箱电源。3、在软件Quartus II 8.0 中选择“ File-Open Project ”选项，按照以下路径查找实验过程中需要下载到 FPGA 中的数据“ C:TangDuCMXFPGAALU® ALU®.qpf（.sof）” ，打开该文件后，单击软件中的“Programmer”选项，单击“ Start”完成下载。如果下载成功在界面Progress中可
8、以看到100%的标志字样。4、用串口电缆连接实验箱和电脑打印机口，接通电源，打开软件CMX ，进行串口测试（如果串口线未连接或者串口线故障则自动弹出错误信息对话框）：端口-串口选择fCOM侦者COM2然后，测试串口通讯是否成功：端口-串口测试。5、 如果串口通讯成功， 在 PC 机上运行 TD-CMX ， 进入联机软件界面， 选择菜单命令 “【实CONI JLCLR甘匿单元I-,rs l-J CLIO-1 3MH3rs 4时序与操作台单元：- -IlT3控潮总或 LIJ1口。霰揖总线LEDB R tXDALUftfiEG* iSEL1SrLOLLDR3LLDKO:E3 BJO B:0S3SOD
9、7DO LCPlfl总於实验连接图验】一【ALU® 实验】，打开数据通路图。居事但事:TDYII -文件回 wkl14 w=E）遍物目 aMiD 总“心用w值i臼加ifi：法年（a）（? 0=1）m（yjtn P 0 三组版京号电而三t - 1 - ；1二百。*）丸 x3s手6、首先按 CON单元的CL R开关进行系统清零，状态机为S。态。然后，采用单节拍运行方式信来观察数据流通。1）用连接成的双通道双端口运算器和双端口寄存器堆的结构实现以下一段程序：从IN单元读入一个数据，存入 R0;从IN单元读入另一个数据，存于 R1;将R0和R1相加，结果 存于R0;将R0和R1相加，结果存于R3
10、,同时打入暂存器A中；再将R0的值送OUT单元 显示2）根据指令要求，得出用时钟进行驱动的状态机描述，即得出其有限状态机S0:空操作，系统复位后的状态51: IN-R0;从IN单元往R0中打一个数52: IN-R1;从IN单元往R1中打一个数53: R0 -A, R1-B;同时把R0、R1中的数打入暂存器 A、B中54: A+B-R0;将A+B 的结果送往 R055: A+B-R3 , A+B-A;增加暂存器旁路，将 A+B的结果送往R3的同时打入暂存器 A中56: R0-OUT;把R0中的数送入输出单元显示3）每个状态运行4个周期（T1-T4）,即每个状态按4次单节拍运行按钮请在S1和S2状
11、态，通过I N单元的开关分别输入两个数（比如1和3 ）。观察数据通路图中数据的变化，并检查是否与状态的描述相符合。最后观察 OUT液晶单元是否显示正确（如果从 IN 单元输入的两个数分别为 1和3,则OUT单元输出应该为4）。口文件用 ：诫口也）粼削日逋寓（工）耐:漆设 Wn（w）招助汨）欣波使用金印也KTI1-C血-blLMKKt亮既地抿通聒倒】（0周四回后瓦晾（整型第二第ISM ! tfHwX S五、实验中出现的问题和解决方法在实验中我们小组连接完线路后， 正常运行， 直到最后一步无法正常显示结果， 但结果已在 ALU 中正常显示，却没办法在out 中显示，我猜测，一定是数据总线和out
12、总线的连接出现了问题，于是我们检查了这两个部分，发现在out 单元，有一根先出现了短路，更换导线后，结果正常显示。这次实验我们明白掌握多通路的运算器与寄存器堆的工作原理及设计方法， 通用软件更加直接明了的看见其运行过程。收获很大。实验名称基于RISC技术的模型机设计实验地点信息楼418实验日期2015.11一、实验目的掌握RISC处理器的指令系统特征和一般设计原则二、实验设备PC、唐都实验箱三、实验原理1 .指令系统设计本实验采用 RISC思想设计的模型机选用常用的八条指令：MOV、ADD、NOT、AND、OR、 LOAD、SAVE和JMP作为指令系统，寻址方式采用寄存器寻址及直接寻址两种方
13、式。指令格式采用单字节及双字节两种格式：单字节指令（MOV、ADD、NOT、AND、OR、JMP）格式如下：7 6 5 43 21 0OP-CODERSRD其中，OP-CODE为操作码，RS为源寄存器，RD为目的寄存器，并规定:RS 或 RD选定的寄存器00R001R110R211R3双字节指令（LOAD、SAVE）格式如下7 6 5 4 (1)3 2 (1)1 0 (1)70 (2)OP-CODERSRDP其中括号中的1表示指令的第一字节，2表示指令的第二字节， OP-CODE为操作码，RS 为源寄存器，RD为目的寄存器，P为操作数地址，占用一个字节。根据上述指令格式，表 2-3-1列出了本
14、模型机的八条机器指令的具体格式、汇编符号和指令功能：其中LOAD 和SAVE指令中的 M位用来判断操作的对象， 当M=0时LOAD 和SAVE指令是对IO进行操作，当 M=1时LOAD和SAVE指令是对存储器进行操作。表231器令描述岫品精号脂令格式指令m验HOV K$ KbADD RS RDNCT RDAND RS 加Oft US RDJUPRS KORU 75 f RD/RD f KURDARS f RDRDVRS f KDRS PCDDODE5 | 110001时| iQD1U7| 3J0011H 1 IJDCQOE5 | 11MILLOAD RDSAF ES(P * IDRS f F0101M*1 ipOltOH *p系统采用外设和主存储器各自独立编码的编址方式，I/O译码单元由采用地址总线高两位作二四译码来实现，原理图如图 2-3-1所示。A6A7N N I
