《组成原理复习题》由会员分享，可在线阅读，更多相关《组成原理复习题（11页珍藏版）》请在金锄头文库上搜索。
1、组成原理复习题 一、选择题 1、计算机系统中的存贮器系统是指_。 A RAM存贮器 B ROM存贮器 C 主存贮器 D 主存贮器和外存贮器 2、某SRAM芯片，存储容量为64K16位，该芯片的地址线和数据线数目为_。 A64，16 B16，64 C64，8 D16，16 。 3、主存贮器和CPU之间增加cache的目的是_。 A解决CPU和主存之间的速度匹配问题 B扩大主存贮器容量 C扩大CPU中通用存放器的数量 D既扩大主存贮器容量，又扩大CPU中通用存放器的数量 4、在指令系统中，采用扩展操作码的目的是_。 A增加地址码数量 B增加寻址空间 C增加指令数量 D减少程序中指令操作码的平均长度
2、 5、在取指令操作完成之后，PC中存放的是_。 A当前指令的地址。 B下一条实际执行的指令地址。 C下一条顺序执行的指令地址PC+1 D对于微程序控制的计算机，存放的是该条指令的微程序入口地址。 6、控制存储器用来存放_。 A机器指令和数据 B微程序和数据 C机器指令和微程序 D微程序 7、在多重中断情况下，CPU现场信息可保存到_中。 A通用存放器 B控制存储器 C堆栈 D 外设接口 8、为使虚拟存储器有效的发挥预期作用，所运行的程序应具有的特征是_。 A该程序不应有太多I/O操作 B该程序大小不应超过主存实际容量 C该程序具有较好的部分性 D该程序指令间相关不应太多 9、浮点运算部件中的阶
3、码部件可进展_。 A加减法运算 B加减法运算和移位运算 C加减乘除运算 10、某计算机字长32位，其存储容量为4MB，假设按半字编址，它的寻址范围是_。 A) 04MB B) 02MB C) 02M D) 01M 11、在计算机系统中，表征系统运行状态的部件是_。 A程序计数器 B累加计数器 C中断计数器 D程序状态字 12、某一SRAM 芯片，其容量为1024*8位，除电和接地端外，该芯片引脚的最小数目为_。 A20 B22 C25 D30 13、设x补=1.x1x2x3x4,当满足_时，x-1/2成立。A A x1=1, x2x4至少有一个为1 B x1=1，x2x4任意 C x1=0,
4、x2x4至少有一个为1 D x1=0, x2x4任意 14、下面浮点运算器的描绘中正确的句子是_。 A尾数部件只进展加法和减法运算 B阶码部件可实现加、减、乘、除四种运算 C阶码部件只进展阶码相加、相减和比拟操作 D尾数部件只进展乘法和减法运算 15、当前设计高性能计算机的重要技术途径是_。 A进步CPU主频 B扩大主存容量 C采用非冯假设依曼构造 D采用并行处理技术 16、中断向量地址是_。 A) 子程序入口地址 B) 中断效劳例行程序入口地址 C)中断效劳例行程序入口地址的指示器 D) 中断返回地址 17、以下数中最大的数为_。 A100012 B2278 C9616 D1435 18、操
5、作控制器的功能是_。 A产生时序信号 B从主存取出一条指令 C完成指令操作的译码 D从主存取出指令，完成指令操作码译码，并产生有关的操作控制信号，以解释执行该指令 19、微程序控制器中，机器指令与微指令的关系是_。 A每一条机器指令由一条微指令来执行 B 每一条机器指令由一段微指令编写的微程序来解释执行 C 每一条机器指令组成的程序可由一条微指令来执行 D 一条微指令由假设干条机器指令组成 20、以下描绘正确的选项是_。 A用户使用PROM之后，允许擦除后重写一次。 BEPROM允许用电擦除后重写。 CEEPROM允许用电擦除后重写，写入时间比读出时间稍长。 DEEPROM允许用电擦除后重写，
6、但写入时间要比读出时间长的多。 21、以下四种类型的半导体存储器中，以传输同样多的字为比拟条件，那么读出数据 传输速率最高的是_。 AEPROM B DRAM C SRAM DEEPROM 22、在多重中断情况下，CPU现场信息可保存到_中。 A通用存放器 B控制存储器 C堆栈 D 外设接口 23、以下表达中正确的选项是_。 A中断方式一般用于处理随机出现的效劳恳求 B外部设备发出中断应立即得到CPU的响应 C中断方式可用于CPU向外部设备的恳求 DDMA也可用于在主存与主存之间传送数据 24、用于科学计算的计算机中，标志系统性能的主要参数是_。 A主时钟频率 B主存容量 CMFLOPS DM
7、IPS 25、设24位长的浮点数，其中阶符1位，阶码5位，数符1位，尾数17位，阶码和尾数均用补码表示，且尾数采用规格化形式，那么它能表示的绝对值最小的负数真值是_。 A2123117 B233C2 D2313222117 26、运算器虽有许多部件组成，但核心部分是_。 A数据总线 B算术逻辑单元 C多路开关 D通用存放器 27、在下面描绘的汇编语言根本概念中，不正确的表述是_。 A对程序员的训练要求来说，需要硬件知识。 B 汇编语言对机器的依赖性高。 C用汇编语言编写程序的难度比高级语言小。 D汇编语言编写的程序执行速度比高级语言快。 28、在Cache和主存构成的两极存储体系中，Cache
8、的存取时间是100ns，主存的存取时间是1000ns， 假如希望平均存取时间不超过Cache存取时间的115%，那么Cache的命中率至少应为_。 A90% B98% C95% D99% 29、垂直型微指令的特点是_。 A微指令格式垂直表示 B控制信号经过编码产生 C采用微操作码 D采用微指令码 30、加法器采用先行进位的目的是_。 A优化加法器的构造 B节省器材 C加速传递进位信号 D增强加法器构造 31、I/O设备与CPU之间交换信息其状态信息是通过_总线控制传送给CPU的。 A地址 B数据 C控制 D三者均可 32、下溢指的是_。 A运算结果的绝对值小于机器所能表示的最小绝对值。 B运算
9、的结果小于机器所能表示的最小负数。 C运算的结果小于机器所能表示的最小正数。 D运算结果的最低有效位产生的错误。 33、在以下时序图中有错误的选项是_。 A B C D 35、 二、综合题 1、有一个Cache主存的存储层次。主存共分8个块07，Cache分4个块03。采用组相联映像。组内块数为2块。交换算法为LRU算法。 1画出主存、Cache存储空间块映像对应关系图。 2对如下主存块地址流：1、3、4、3、7、0、7、4、1、6、4、6、3、5，如主存中一开场未装入Cache，试画出Cache使用情况。 3对于2，指出块失效又发生块争用的时刻。 4对于2，求出Cache命中率。 答：2Ca
10、che使用情况如下表： 0 1 2 3 1 1 3 1 3 4 4 1 3 3 4 1 3 7 4 7 3 0 4 0 7 3 7 4 0 7 3 4 4 0 7 3 1 4 0 7 1 6 4 6 7 1 4 4 6 7 1 6 4 6 7 1 3 4 6 3 1 5 4 6 3 5 调入 调入 调入 命中 交换 调入 命中 命中 交换 交换 命中 命中 交换 交换 3块失效又发生块争用的时刻就是上表中的交换时刻。 4本地址流中共命中5次，命中率为 5/14 =35.71% 2、某计算机的数据通路如下图，其中M主存， MBR主存数据存放器， MAR主存地址存放器， R0-R3通用存放器， I
11、R指令存放器， PC程序计数器具有自增才能， C、D-暂存器， ALU算术逻辑单元此处做加法器对待， 移位器左移、右移、直通传送。所有双向箭头表示信息可以双向传送。请按数据通路图画出“ADDR1，R2+”指令的指令周期流程图。该指令的含义是两个数进展求和操作。其中操作地址在存放器R1中，目的操作数寻址方式为自增型存放器间接寻址先取地址后内容加1。 3、一条流水线有4个功能段组成，每个功能段的延迟时间都相等，都为t，开场7个t，每隔一个t向流水线输入一个任务，然后停顿3个t，如此重复。求流水线的实际吞吐率、加速比和效率。 4、某计算机的主存地址空间中，从地址0000H到3FFFH为ROM存储区域
12、，从4000H到5FFFH为保存地址区域，暂时不用，从6000H到FFFFH为RAM地址区域。RAM的控制信号为CS#和WE#，CPU的地址线为A15A0，数据线为8位的线路D7D0，控制信号有读写控制R/W#和访存恳求MREQ#，要求：假如ROM存储器芯片采用8K8的芯片，RAM存储器芯片采用4K8的芯片，试画出存储器与CPU的连接图。 -535.设有浮点数x=20.0110011,y=2(-0.1110010),阶码用位移码表示，尾数含符号位用位补码表示。求xy浮。要求直接用补码完成尾数乘法运算，运算结果尾数仍保存位含符号位，并用尾数之后的位值处理舍入操作。 解：移码采用双符号位，尾数补码
13、采用单符号位，那么有 Mx补=0.0110011,My补=1.0001110,Ey移=01 011,Ey补=00 011,Ex移=00 011, (1) 求阶码和 Ex+Ey移=Ex移+Ey补=00 011 + 00 011 = 00 110, 值为移码形式-2 2尾数乘法运算可直接采用补码阵列乘法器实现，即有 Mx补My补= 0.0110011补1.0001110补 = 1.0000补 需要详细过程 3 规格化处理 乘积的尾数符号位与最高数值位符号一样，不是规格化的数，需要左规1位，尾数为1.010000，阶码减1，为-3。 4 舍入处理 尾数为负数，按舍入规那么，尾数舍弃部分的前4位为0010，不做任何处理，故尾数为1.0100。 -3最终相乘结果为 xy浮= 0, 1.0100;其真值为 xy= 2(-0.1) 6、图B3.1所示的处理机逻辑框图中，有两条独立的总线和两个
