无线充电设计效率分析

上传人:夏** 文档编号:397116574 上传时间:2022-07-24 格式:DOCX 页数:7 大小:386.71KB
返回 下载 相关 举报
无线充电设计效率分析_第1页
第1页 / 共7页
无线充电设计效率分析_第2页
第2页 / 共7页
无线充电设计效率分析_第3页
第3页 / 共7页
无线充电设计效率分析_第4页
第4页 / 共7页
无线充电设计效率分析_第5页
第5页 / 共7页
点击查看更多>>
资源描述

《无线充电设计效率分析》由会员分享,可在线阅读,更多相关《无线充电设计效率分析(7页珍藏版)》请在金锄头文库上搜索。

1、作者简介:乐进成,技术总监,深圳迈源电子有限公司创始人之一近10年电子产品开发经验,近5年无线充电技术开发工作经验,为国内较早一批无线充电技术资深研发人员,具有深厚的理论功底和实战经验。2011年底加入深圳迈源电子有限公司,担任技术总监。前言无线充电已经是当下一个十分热门的话题,WPG勺Qi标准及相关技术已经非常成熟,A4WRk推出了自己的Rezence标准。针对WPG勺Qi标准,半导体厂商也都纷纷推出了自己的无线充电芯片,而对于无线充电的方案商来说,拿到方案后还需要根据客户的需求定制线路板并进行二次开发。方案公司方案做得好与坏直接影响无线充电的各项性能指标,其中最为重要的指标之一就是充电效率

2、。本文就跟大家一起探讨一下如何在无线充电方案开发过程中优化系统的充电效率。无线充电系统主要分为发射端与接收端,对于无线充电的整个系统,接收端的损耗其实是最大的,也是对充电效率影响最大的,但由于接收端一般都是高集成度的IC,在此不做详细讨论。我们重点分析一下发射端的情况,看发射端哪些模块对充电效率影响较大,应该如何处理。我们从电路设计和结构设计上去分析影响充电效率的因素。一、电路设计考虑1.MOSFET器件导通损耗在5V的全桥充电系统中需要用到4个功率MOSFET全桥结构,两种情况:一种是4个NMO管,另外一种是2个NMO邵2个PMOS系统在工作的过程当中至少有两个管子是导通的,所以在发射部分功

3、率MOSFET勺损耗是最大的。为了减少损耗,就需要考虑采用低导通内阻的管子,比如:NMOSFETVDSS30VRDSON(MAX.)9mQID20APMOSFETVDSS-30VRDSON(MAX.)12nnQI?D-21A上表对应的MOSFE对应的导通内阻相对较小的情况,系统的转换效率会比较好。当然MOSFET勺低导通内阻与成本存在一定的关系,如果导通内阻很低,成本会相对较高,从系统设计要折中考虑,找到一个好的平衡点。主控制器控制和响应不及时产生的损耗在磁感应式无线充电系统中,接收端是被动感应端,理论上来讲,发射端提供多少功率,接收端就可以接收到除损耗之外的所有功率。但在实际应用当中发射端的

4、发射功率是根据接收端灵活调整的,过多的发射功率会在接收端的整流部分和降压部分会造成过多的功率损耗,所以为了尽量减少不必要的损耗,就需要对接收端的功率输出做精确控制。在系统工作过程中,发射端和接收端通过一个2kHz的调频载波进行实时通讯,所以发射端通过解调可以得到一个接收端的功率反馈信息,再根据这个信息实时调整发射功率,以确保有效功率的最大化传输。但对接收端负载来讲,并不是一个恒定的稳定输出,多数情况下输出会有一个电流快速变动的跳变,对应的调制信号也会产生快速变化,这就要求发射板的主控制器能及时处理这些解调信号,从而及时调整功率输出。主控制器的主频在一定程度上决定了处理器的处理能力,也就决定了对

5、负载变化的调整速度,也最终决定了有效功率的情况。ilOClIIIIIIIIIIIIIIIIIIIIIIIIIIIIIII4$3ViJ-iii*5M图2莪波信号另外关键的一点是,要对输出功率精确控制就需要对PWM区动信号精确控制,驱动信号是一个110KHz-205KHz的一个占空比50%勺方波信号,所以PWM区动信号需要以1KHz以下甚至以100Hz的阶梯进行变频输出,这就要求主控的PWMS制单元性能要足够好才能满足要求。开关死区损耗发射端我们完全可以看作是一个开关电源,通过MOS勺开关来产生振荡信号,所以系统的开关损耗是在所难免的。为了减少损耗,理论上就要求PWM6制信号的上升和下降的时间足够

6、短,如下图:囹3PWM波形在5V全桥系统中,上半桥与下半桥同一时间只能开一个,即Q1和Q4或者Q2和Q3同时只能导通一组,如图红色箭头部分为正常电流路径,两组管子交替导通,产生振荡,输出功率。Full-bridgeInverter图4全桥电流路h但开关驱动信号即PW峭号实际上无法做到同步开或关,如果有一个时刻Q1和Q3或者Q2和Q4会同时导通,出现瞬间短路的情况,系统在这个很短的时间段会产生很大的开关功率损耗,我们设计时需要避免同时开的情况,需要做一个死区处理,但如果处理不当,死区时间过长,系统的损耗也就加大。Cursor类型2.00VM20.0ns40.80ns2451MHz-f?jflOh

7、s-58.4Dns死区波形要解决好这个死区的根本点其实就是PW附序的控制。也就是在确保Q3关闭之前才开Q1,反之亦然。所以可以从两个方面来优化这个时序问题,减少死区。一是从软件调整,主控通过调整PWM序来改善死区问题二是从硬件上去做延时处理,尽量缩短死区时间。比如一些简单的RC延时电路:图6RC延时电路通过选取合适的RC值来调整RC电路的充放电时间,达到延时的效果,从而有效减少死区时间,提高充电效率。当然,有些驱动芯片已经在死区及延时上做了考虑,设计人员要根据具体芯片方案去考量。线圈损耗目前市面上用的比较多的是A11类线圈,但又分单层和双线双层:S7两类All线圈对于线圈来讲,有几个参数比较重

8、要,最充电效率影响较大:1、Q值,即品质因数2、自身的涡轮损耗3、直流内阻在10KHz频率下我们测得两类线圈的参数如下:回苔Sfe圈爹故通史具体参数如下表:感值(uH)Q值内阻(mQ)单层7.212.2838双层6.821.418从数据上来看,双线双层不管是在Q值上还是直流内阻,都比单层要好,至于自身的涡流损耗,可能在大功率比如5W勺情况下双层的自发热情况会比单层要大,但实际在使用的过程当中至少目前我们的接收负载很少达到这个高的功率输出,一般都是3.5W-4W所以总体来讲,采用双线双层的线圈对整个系统效率的提升是有帮助的。但单层线圈与双层线圈从成本上来说也有一定的差异,系统设计时需要根据要求去

9、折中考虑。各芯片模块的自耗电损耗无线发射部分电路主要包括以下几部分:1、主控2、驱动芯片3、功率MOSFET4、运放芯片5、部分逻辑器件以上各部分元器件在工作的时候本身就存在自耗电的情况,集成芯片如果设计合理在自耗电上会有较大改善。6、其它损耗除了以上几点原因以外,电流的采样精度和系统输入电压的稳定性也会一定程度影响系统的工作效率。所以如果对效率要求较高,建议电流采样部分用差分式高精度运放,同时layout的时候采样信号的输入采用差分走线,尽量减少外部干扰。另外要确保输入电压的稳定,电压波动过大对系统解调会产生干扰,从而使通讯不正常,不但影响功能还影响充电效率。二、结构设计考虑另外,可以从产品

10、的结构ID方面入手来进一步改善系统转换效率,比如通过结构设计尽量让发射线圈和接收线圈对位准确。09发射线圈与接收线圈碱场示意囹保持接收线圈D2位于发射线圈D的正上方,且垂直距离Z保持在35mm右可以达到效率最大化。其实在WPO格书里面还有两种发射线圈A1和A5,如下图S10带磁挟的Al与A5线圈的中央有一个磁铁,当把接收器放在上面的时候因为磁力的作用会有一种吸附力,可以使接收线圈和发射线圈更好对位,从而提高传输效率。但后来发现这个磁铁的强磁场对接收设备有影响,所以一般不建议采用。另外在产品结构方面也可以做些辅助对位措施,比如加一个卡扣或者凹槽之类的,或者在发射线圈正上方做一些明显的丝印符号,可以给用户一个提醒。

展开阅读全文
相关资源
相关搜索

当前位置:首页 > 办公文档 > 活动策划

电脑版 |金锄头文库版权所有
经营许可证:蜀ICP备13022795号 | 川公网安备 51140202000112号