北京理工大学21秋《数字电子技术》基础期末考核试题及答案参考91

上传人:m**** 文档编号:394856993 上传时间:2024-02-01 格式:DOCX 页数:10 大小:11.84KB
返回 下载 相关 举报
北京理工大学21秋《数字电子技术》基础期末考核试题及答案参考91_第1页
第1页 / 共10页
北京理工大学21秋《数字电子技术》基础期末考核试题及答案参考91_第2页
第2页 / 共10页
北京理工大学21秋《数字电子技术》基础期末考核试题及答案参考91_第3页
第3页 / 共10页
北京理工大学21秋《数字电子技术》基础期末考核试题及答案参考91_第4页
第4页 / 共10页
北京理工大学21秋《数字电子技术》基础期末考核试题及答案参考91_第5页
第5页 / 共10页
点击查看更多>>
资源描述

《北京理工大学21秋《数字电子技术》基础期末考核试题及答案参考91》由会员分享,可在线阅读,更多相关《北京理工大学21秋《数字电子技术》基础期末考核试题及答案参考91(10页珍藏版)》请在金锄头文库上搜索。

1、北京理工大学21秋数字电子技术基础期末考核试题及答案参考1. 移位寄存器除了具有暂存数码的功能外,还具有将数码移位的功能。( )A.错误B.正确参考答案:A2. 把一个5进制计数器与一个10进制计数器串联可得到15进制计数器。( )A.错误B.正确参考答案:A3. 逻辑表达式Y=AB可以用( )实现。A.正或门B.正非门C.正与门D.或非门参考答案:C4. 在补码表示法中,正数的表示同原码和反码的表示是一样的。( )A.错误B.正确参考答案:B5. 构成计数电路的基本单元是具有记忆作用的触发器。( )A.错误B.正确参考答案:A6. 门电路组成的多谐振荡器振荡周期与时间常数RC无关。( )A.

2、错误B.正确参考答案:A7. 半导体EPROM,写入的内容,可以通过( )擦除。A.紫外线照射B.电信号C.口令D.DOS命令参考答案:A8. 相同逻辑功能的TTL电路和CMOS电路相比,前者功耗大。( )A、错误B、正确参考答案:B9. 一片四位二进制译码器,它的输出函数有( )。A.1B.8C.10D.16参考答案:D10. 以下表达式中不符合逻辑运算法则的是( )。A.A0=AB.11=1C.0+1=0D.A1=A参考答案:AC11. 环形振荡器输出矩形方波,可用作数字电路中的信号源。( )A.错误B.正确参考答案:B12. 在下列触发器中,有约束条件的是( )。A.主从JK F/FB.

3、主从D F/FC.同步RS F/FD.边沿D F/F参考答案:C13. 判断一个电路是否可能产生险象的方法有代数法和卡诺图法。( )A.错误B.正确参考答案:B14. 计数器的模是指对输入的计数脉冲的个数。( )A.正确B.错误参考答案:B15. 电路的噪声容限越大,抗干扰能力愈强。( )A.错误B.正确参考答案:B16. 把一个5进制计数器与一个10进制计数器串联可得到15进制计数器。( )A.正确B.错误参考答案:B17. 下列触发器中,没有克服空翻现象的是( )。A.边沿D触发器B.主从RS触发器C.同步RS触发器D.主从JK触发器参考答案:C18. 欲对十个信息以二进制代码编码分别表示

4、每个信息,最少需十位二进制代码。( )A、错误B、正确参考答案:A19. 图示电路完成的逻辑功能是( )。(设该电路是CMOS电路)A.0B.1C.图D.图参考答案:B20. n级触发器构成的计数器最多可计2n个数。( )A、错误B、正确参考答案:B21. 欲从多路输入数据中选取一路输出时,应采用( );欲比较两个二进制数数值大小关系时,应采用( )。A、数据选择器B、数值比较器C、加法器D、触发器参考答案:AB22. 组合逻辑电路中的险象是由于( )引起的。A.电路未达到最简B.电路有多个输出C.电路中的时延D.逻辑门类型不同参考答案:C23. L=AB+C的对偶式为:( )A、A+BCB、

5、(A+B)CC、A+B+CD、ABC参考答案:B24. 数字系统设计分为自下而上和自上而下的设计方法。( )A.错误B.正确参考答案:B25. 采用移位寄存器可以把并行数据转化成串行数据。( )A.错误B.正确参考答案:B26. 环形计数器如果不作自启动修改,则总有孤立状态存在。( )A.正确B.错误参考答案:B27. N个触发器可以构成最大计数长度(进制数)为( )的计数器。A.NB.2NC.N2D.2N参考答案:D28. D码就是用字母B、C、D、表示的代码。( )A.错误B.正确参考答案:A29. 8421BCD码1001比0001大。( )A.错误B.正确参考答案:B30. 在双积分A

6、/D转换器中,输入电压在取样时间T1内的平均值VI与参考电压VREF应满足的条件是( )。A.|VI|VREF|B.|VI|VREF|C.|VI|=|VREF|D.无任何要求参考答案:A31. 以下代码中为恒权码的为( )。A.循环码B.5421BCD码C.余三码D.格雷码参考答案:B32. 如果一个时序逻辑电路中的存储元件受同一时钟信号控制,则属于同步时序逻辑电路。( )T、对F、错参考答案:T33. 利用逻辑代数的基本公式,可把任一个逻辑函数化成若干个最小项之和的形式称为( )。A.最小项表达式B.综合表达式C.通用表达式D.逻辑表达式参考答案:A34. CMOS或非门与TTL或非门的逻辑

7、功能完全相同。( )A.错误B.正确参考答案:B35. 并行加法器采用先行进位(并行进位)的目的是简化电路结构。( )A.错误B.正确参考答案:A36. 卡诺图化简的步骤是( )。A.将逻辑函数写成最小项表达式B.按最小项表达式填写卡诺图C.合并最小项D.将包围圈对应的乘积项相加参考答案:ABCD37. 7的8421BCD码是0101。( )A.错误B.正确参考答案:A38. 不属于矩形脉冲信号的参数有( )。A.周期B.占空比C.脉宽D.扫描期参考答案:D39. 奇偶校验码能发现两位(或偶数位)出错。( )A.错误B.正确参考答案:A40. 利用反馈归零法获得N进制计数器时,若为异步置零方式

8、,则状态SN只是短暂的过渡状态,不能稳定而是立刻变为0状态。( )A.正确B.错误参考答案:A41. 为了暂存四位数据信号,可用二个触发器构成数据寄存器。( )A.正确B.错误参考答案:B42. 一个8选一数据选择器的数据输入端有( )个A.1B.2C.3D.8参考答案:D43. A+BC=( )。A.A+BB.A+CC.(A+B)(A+C)D.B+C参考答案:C44. 异步计数器的优点是结构简单,缺点是速度慢。( )A.错误B.正确参考答案:A45. 串行加法器的进位信号采用( )传递,而并行加法器的进位信号采用( )传递。A.超前,逐位B.逐位,超前C.逐位,逐位D.超前,超前参考答案:B

9、46. 欲使JK触发器按Qn+1=Qn工作,可使JK触发器的输入端不正确的是( )。A.J=K=0B.J=Q,图C.图,K=QD.J=0,图参考答案:C47. 由四个触发器构成的二进制计数电路共有八个计数状态。( )A.错误B.正确参考答案:A48. 以下说法中,( )是正确的A.一个逻辑函数全部最小项之和恒等于1B.一个逻辑函数全部最大项之和恒等于0C.一个逻辑函数全部最小项之积恒等于1D.一个逻辑函数全部最大项之积恒等于1参考答案:A49. 利用反馈归零法获得N进制计数器时,若为异步置零方式,则状态SN只是短暂的过渡状态,不能稳定而是立刻变为0状态。( )A.错误B.正确参考答案:B50. 施密特触发器属于电平触发,但是,输入信号从低电平上升时的转换电平和从高电平下降时的转换电平不相同。( )A.错误B.正确参考答案:B

展开阅读全文
相关资源
正为您匹配相似的精品文档
相关搜索

最新文档


当前位置:首页 > 高等教育 > 习题/试题

电脑版 |金锄头文库版权所有
经营许可证:蜀ICP备13022795号 | 川公网安备 51140202000112号