LVDS电平标准技术报告版本： 作者： 日期： 最后修改:1概述1.1 :L.1LVDS 简介现在的液晶显示屏普遍采用LVDS接口LVDS (LowVoltageDiffe佗ntialSignal)即低电压差分 信号，LVDS接口又称RS644总线接口，是20世纪90年代才出现的一种数据传输和接口技术最基本的LVDS器件就是LVDS驱动器和接收器LVDS的驱动器由驱动差分线对的电流源组 成，电流通常为3.5mALVDS接收器具有很高的输入阻抗，因此驱动器输出的大部分电流都流 过100的匹配电阻，并在接收器的输入端产生大约350mV的电压当驱动器翻转时，它改变 流经电阻的电流方向，因此产生有效的逻辑“1”和逻辑“0”状态LVDS技术在两个标准中被 定义：ANSI/TIA/EIA644(1995年11月通过)和IEEEP1596.3{1996年3月通过)这两个标准中都着 重定义了 LVDS的电特性，包括：%1 低摆幅(约为350mV)o低电流驱动模式意味着可实现高速传输ANSI/TIA/EIA644建议了 655Mb/s的最大速率和1.923Gb/s的无失真通道上的理论极限速率LVDS传输支持速率一般在 155Mbps (大约为77MHZ)以上。
1 低压摆幅恒流源电流驱动，把输出电流限制到约为3.5mA左右，使跳变期间的尖峰干 扰最小，因而产生的功耗非常小这允许集成电路密度的进一步提高，即提高了 PCB板的效能, 减少了成本1 具有相对较慢的边缘速率(dV/dt约为0.300VQ.3ns,即为lV/ns),同时采用差分传输形式, 使其信号噪声和EMI都大为减少，同时也具有较强的抗干扰能力所以，LVDS具有高速、超低功耗、低噪声和低成本的优良特性LVDS的应用模式%1 单向点对点(pointtopoint),这是典型的应用模式1 双向点对点(pointtopoint),能通过一对双绞线实现双向的半双工通信可以由标准的LVDS 的驱动器和接收器构成；但更好的办法是采用总线LVDS驱动器，即BLVDS,这是为总线两端都接 负载而设计的1 多分支形式(multidrop),即一个驱动器连接多个接收器当有相同的数据要传给多个负载 时，可以采用这种应用形式1 多点结构(multipoint)o此时多点总线支持多个驱动器，也可以采用BLVDS驱动器它可 以提供双向的半双工通信，但是在任一时刻，只能有一个驱动器工作因而发送的优先权和总 线的仲裁协议都需要依据不同的应用场合，选用不同的软件协议和硬件方案。
为了支持LVDS的多点应用，即多分支结构和多点结构，2001年新推出的多点低压差分信号 (MLVDS)国际标准ANSI/TIA/EIA8992001,规定了用于多分支结构和多点结构的MLVDS器件的 标准，目前已有一些MLVDS器件面世LVDS技术的应用领域也日渐普遍在高速系统内部、系统背板互连和电缆传输应用中，驱 动器、接收器、收发器、并串转换器/串并转换器以及其他LVDS器件的应用正日益广泛接口 芯片供应商正推进LVDS作为下一代基础设施的基本构造模块，以支持基站、中心局交换设 备以及网络主机和计算机、工作站之间的互连LVDS使用注意：可以达到600M以上，PCB要求较高，差分线要求严格等长，差最好不 超过10mil(0.25mm)100欧电阻离接收端距离不能超过500mil,最好控制在300mil以内1.2其他常用电平标准现在常用的电平标准有 TTL、CMOS、LVTTL、LVCMOS、ECL、PECL、LVPECL、RS232、RS485 等，还有一些速度比较高的LVDS、GTL、PGTL、CML、HSTL、SSTL等下面简单介绍一下各自的 供电电源、电平标准以及使用TTL与CMOS的逻辑准位IC种类V0LV0H%备注TTL小于0.4 V大于2.4V0.8 V以下2.0 V以上TIL电源为5VCMOS约OV约VVDD30% %d以下70% %D以上Vdd 为 3~15V注意事项。
TTL： Transistor-Transistor Logic 三极管结构Vcc： 5V； VOH>=2.4V； VOL<=0.5V； VIH>=2V； VIL<=0.8V因为2.4V与5V之间还有很大空闲，对改善噪声容限并没什么好处，又会白白增大系统功 耗，还会影响速度所以后来就把一部分“砍”掉了也就是后面的LVTTLoLVTTL 又分 3.3V、2.5V 以及更低电压的 LVTTLfLow Voltage TTL)3.3V LVTTL：Vcc： 3.3V； VOH>=2.4V； VOL<=0.4V； VIH>=2V； VIL<=0.8Vo2.5V LVTTL：Vcc： 2.5V； VOH>=2.0V； VOL<=0.2V； VIH>=1.7V； VIL<=0.7V更低的LVTTL不常用就先不讲了多用在处理器等高速芯片TTL使用注意：TTL电平一般过冲都会比较严重，可能在始端串22欧或33欧电阻；TTL电 平输入脚悬空时是内部认为是高电平要下拉的话应用lk以下电阻下拉TTL输出不能驱动 CMOS输入CMOS： Complementary Metal Oxide Semiconductor PMOS+NMOSoVcc： 5V； VOH>=4.45V； VOL<=0.5V； VIH>=3.5V； VIL<=1.5Vo相对TTL有了更大的噪声容限，输入阻抗远大于TTL输入阻抗。
对应3.3V LVTTL,出现了 LVCMOS,可以与3.3V的LVTTL直接相互驱动3.3V LVCMOS：Vcc： 3.3V； VOH>=3.2V； VOL<=0.1V； VIH>=2.0V； VIL<=0.7V2.5V LVCMOS：Vcc： 2.5V； VOH>=2V； VOL<=0.1V； VIH>=1.7V； VIL<=0.7VCMOS使用注意：CMOS结构内部寄生有可控硅结构，当输入或输入管脚高于VCC —定值（比 如一些芯片是0.7V）时，电流足够大的话，可能引起闩锁效应，导致芯片的烧毁ECL： Emitter Coupled Logic发射极耦合逻辑电路（差分结构）Vcc=0V； Vee： -5.2V； VOH=-0.88V； VOL=-1.72V； VIH=-1.24V； VIL=-1.36Vo速度快，驱动能力强，噪声小，很容易达到几百M的应用但是功耗大，需要负电源为 简化电源，出现了 PECL（ECL结构，改用正电压供电）和LVPECLoPECL： Pseudo/Positive ECLVcc=5V； VOH=4.12V； VOL=3.28V； VIH=3.78V； VIL=3.64VLVPELC： Low Voltage PECLVcc=3.3V； VOH=2.42V； VOL=1.58V； VIH=2.06V； VIL=1.94VECL、PECL、LVPECL使用注意：不同电平不能直接驱动。
中间可用交流耦合、电阻网络或专 用芯片进行转换以上三种均为射随输出结构，必须有电阻拉到一个直流偏置电压如多用于时钟的LVPECL： 直流匹配时用130欧上拉，同时用82欧下拉；交流匹配时 用82欧上拉，同时用130欧下拉但两种方式工作后直流电平都在1.95V左右 前面的电平标准摆幅都比较大，为降低电磁辐射，同时提高开关速度又推出LVDS电平标准LVDS： Low Voltage Differential Signaling差分对输入输出，内部有一"恒流源3.5-4mA,在差分线上改变方向来表不0和1通过外 部的100欧匹配电阻(并在差分线上靠近接收端)转换为土350mV的差分电平LVDS使用注意：可以达到600M以上，PCB要求较高，差分线要求严格等长，差最好不超 过 10mil(0.25mm)o100欧电阻离接收端距离不能超过500mil,最好控制在300mil以内下面的电平用的可能 不是很多，篇幅关系，只简单做一下介绍如果感兴趣的话可以联系我CML：是内部做好匹配的一种电路，不需再进行匹配三极管结构，也是差分线，速度能达 到3G以上只能点对点传输GTL：类似CMOS的一种结构，输入为比较器结构，比较器一端接参考电平，另一端接输入 信号。
1.2V电源供电Vcc=1.2V； VOH>=1.1V； VOL<=0.4V； VIH>=0.85V； VIL<=0.75VPGTL/GTL+：Vcc=1.5V； VOH>=1.4V； VOL<=0.46V； VIH>=1.2V； VIL<=0.8VHSTL是主要用于QDR存储器的一种电平标准：一般有V¬CCIO=1.8V和 V¬¬CCIO=1.5Vo和上面的GTL相似，输入为输入为比较器结构，比较器一端接参考电平 (VCCIO/2),另一端接输入信号对参考电平要求比较高(1%精度)SSTL主要用于DDR存储器和HSTL基本相同V¬¬CCIO=2.5V,输入为输入为比较 器结构，比较器一端接参考电平1.25V,另一端接输入信号对参考电平要求比较高(1%精度)HSTL和SSTL大多用在300M以下RS232和RS485基本和大家比较熟了，只简单提一下：RS232采用±12-15V供电，我们电脑后面的串口即为RS232标准12V表示0, -12 V表示 lo可以用MAX3232等专用芯片转换，也可以用两个三极管加一些外围电路进行反相和电压匹 配RS485是一种差分结构，相对RS232有更高的抗干扰能力。
传输距离可以达到上千米载波 生成的基本原理载波生成由基准时钟几、相位累加器、相位寄存器、相位/幅值查找表(ROM)组成工作过 程是预先在ROM中存入正弦或余弦波形的幅度编码，每来一个时钟信号，N位的相位累加器将 频率控制字K与相位寄存器的输出累加，同时，相位寄存器输出序列的高M位去寻址相位/幅值 查找表，得到一系列离散的幅度编码载波的输出信号频率为九"=K felk / 2",频率分辨率为纣如=foutmin / 2"共15页，第6页TTL电平信号被利用的最多是因为通常数据表示采用二进制规定，+5V等价于逻辑“1”，0V 等价于逻辑“0”，计算机处理器控制的设备内部各部分之间通信的标准技术TTL电平信号对于 计算机处理器控制的设备内部的数据传输非常理想TTL型通信大多数情况下，是采用并行数据 传输方式与CMOS管差异：1. CMOS是场效应管构成，TTL为双极晶体管构成2. CMOS的逻辑电平范围比较大（5〜15V）, TTL只能在5V下工作3. CMOS的高低电平之间相差比较大、抗干扰性强，TTL则相差小，抗干扰能力差4. CMOS功耗很小，TTL功耗较大（1〜5mA/门）5. CMOS的工作频率较TTL略低，但是高速CMOS速度与TTL差不多相当简单理解：TTL电平,TTL的电源工作电压是5V,所以TTL的电平是根据电源电压5V来定的。
CMOS电 平，CMOS的电源工作电压是3V - 18V, CMOS的电源工作电压范围宽，如果你得CMOS的电源 工作电压是12V,那么这个CMOS的输入输出电平电压要适合12V的输入输出要求即CMOS 的电平，要看你用的电源工作电压是多少，3v - 18V,都在CMOS的电源工作电压范围内，具体 数值，看你加在CMOS芯片上的电源工作电压是多少PIN NoPIN NAMEPIN NoPIN。