《福建师范大学21春“电子信息工程”《EDA技术》离线作业（四）辅导答案1》由会员分享，可在线阅读，更多相关《福建师范大学21春“电子信息工程”《EDA技术》离线作业（四）辅导答案1（5页珍藏版）》请在金锄头文库上搜索。
1、长风破浪会有时，直挂云帆济沧海。 她福建师范大学21春“电子信息工程”EDA技术离线作业（四）辅导答案一.综合考核(共50题)1.Verilog HDL支持循环语句。()A.正确B.错误参考答案：A2.状态机常用的编码方式有()。A.顺序编码B.格雷编码C.约翰逊编码D.一位热码参考答案：ABCD3.Synplify是一种FPGA/CPLD的逻辑综合工具。()A.正确B.错误参考答案：A4.Quartus II是Xilinx的FPGA/CPLD的集成开发工具。()A.正确B.错误参考答案：B5.EDA技术发展阶段描述正确的是()。A.CAD阶段B.CAE阶段C.EDA阶段D.以上都不对参考答案
2、：ABC6.衡量仿真器性能的重要指标有哪些()。A.仿真速度B.仿真的准确性C.仿真的易用性参考答案：ABC7.Verilog语言的行为描述语句，如条件语句、赋值语句和循环语句类似于软件高级语言，便于学习和使用。()A.正确B.错误参考答案：A8.PLD是一种全定制器件。()A.正确B.错误参考答案：B9.Verilog程序的基本设计单元是“模块”(module)。()A.正确B.错误参考答案：A10.HDL是一种用文本形式来描述和设计电路的语言。()A.正确B.错误参考答案：A11.按照处理的HDL语言类型，仿真器可以分为()。A.Verilog HDL仿真器B.VHDL HDL仿真器C.混
3、合仿真器参考答案：ABC12.下面哪些是专业提供PLD器件厂商()。A.XilinxB.AlteraC.LatticeD.Micsoftware参考答案：ABC13.数字设计流程中的设计输入的表达方式一般有原理图方式和HDL文本方式两种。()A.正确B.错误参考答案：A14.TOP-down设计一般分为哪几个层次()。A.系统级B.功能级C.门级D.开关级参考答案：ABCD15.ISP和专用的编程器是FPGA常用的两种编程方式。()A.正确B.错误参考答案：A16.Verilog HDL和 VHDL目前还都不是IEEE标准。()A.正确B.错误参考答案：B17.综合有哪几种形式()。A.RTL
4、B.逻辑综合C.将逻辑门表示转换到版图表示参考答案：ABC18.综合指的是将较高级抽象层次的设计描述自动转化为较低层次描述的过程。()A.正确B.错误参考答案：A19.ASIC是专用集成电路的缩写。()A.正确B.错误参考答案：A20.时序仿真也叫后仿真。()A.正确B.错误参考答案：A21.常用的集成FPGA/CPLD开发工具有哪些()。A.MAX+plus IIB.Quartus IIC.ISED.ispLEVER参考答案：ABCD22.布局布线为将综合生成的电路逻辑网表映射到具体的目标器件中实现，并产生最终的可下载文件的过程。()A.正确B.错误参考答案：A23.CAE是Computer
5、 Aided Engineering，计算机辅助工程的缩写。()A.正确B.错误参考答案：A24.JTAG是Joint Test Action Group，联合测试行动组的缩写。()A.正确B.错误参考答案：A25.Verilog HDL和VHDL目前还都不是IEEE标准。()A.正确B.错误参考答案：B26.SOC是System On Chip，芯片系统的缩写。()A.正确B.错误参考答案：A27.Verilog HDL数据类型是用来表示数字电路中的物理连线、数据存储和传输单元等物理量的。()A.正确B.错误参考答案：A28.IP是Intellectual Property的缩写。()A.正
6、确B.错误参考答案：A29.Verilog HDL中的变量一般分为两种数据类型：net型和variable型。()A.正确B.错误参考答案：A30.Verilog HDL支持赋值语句。()A.正确B.错误参考答案：A31.浮栅编程元件一般用在民用、消费类产品中。()A.正确B.错误参考答案：A32.Verilog HDL支持条件运算符。()A.正确B.错误参考答案：A33.SOC是指把一个完整的系统集成在一个芯片上。()A.正确B.错误参考答案：A34.有限状态机的复位分为两种：同步复位和异步复位。()A.正确B.错误参考答案：A35.PLD器件内部主要由各种逻辑功能部件和可编程开关构成。()
7、A.正确B.错误参考答案：A36.CPLD是Complex Programmable Logic Device，复杂可编程逻辑器件的缩写。()A.正确B.错误参考答案：A37.SRAM是指静态存储器。()A.正确B.错误参考答案：A38.Verilog语言即适合可综合的电路设计，也可胜任电路与系统的仿真。()A.正确B.错误参考答案：A39.状态机可以分为：米里型和摩尔型两类。()A.正确B.错误参考答案：A40.状态机设计主要包含三个对象：当前状态，次状态和输出逻辑。()A.正确B.错误参考答案：A41.Verilog HDL不支持条件语句。()A.正确B.错误参考答案：B42.PLD器件的
8、设计往往采用层次化的设计方法，分模块，分层次地进行设计描述。()A.正确B.错误参考答案：A43.PROM(Programmable Read Only Memory)，可编程只读存储器的缩写。()A.正确B.错误参考答案：A44.绝大多数的FPGA器件都基于SRAM查找表结构实现。()A.正确B.错误参考答案：A45.Verilog HDL中的常量主要有：整数，实数和字符串。()A.正确B.错误参考答案：A46.目前在数字系统的设计中，主要采用Bottom-UP设计为主。()A.正确B.错误参考答案：B47.在IC设计领域中，IP核一般完成某种功能的设计模块。()A.正确B.错误参考答案：A48.Verilog HDL中整数型常量是不可以综合的。()A.正确B.错误参考答案：B49.ASIC电路特点描述正确的是()。A.周期长B.投入高C.功耗低D.省面积参考答案：ABCD50.仿真分为功能仿真和时序仿真。()A.正确B.错误参考答案：A
