《测量通信链路中的差错率的制作方法》由会员分享，可在线阅读，更多相关《测量通信链路中的差错率的制作方法（5页珍藏版）》请在金锄头文库上搜索。
1、测量通信链路中的差错率的制作方法专利名称：测量通信链路中的差错率的制作方法技术领域：本发明一般涉及电信领域，且更具体地说，涉及测量通信链路的差错率。背景技术： 电信网络提供了在各种位置的用户设备之间通信的机构。典型的电信网络包括各种电子模块、电路和构件。此外，通常这些模块在各种通信链路或线路上通过交换机、路由器以及其它常规设备耦合在一起。某些网络传输数字数据。用传输数字数据的系统，影响所提供服务质量的一个方面是位差错率。这是每秒差错数量的测量，并通常表示为坏位与好位的百分比。例如，10亿中的1位的位差错率将表示为10-9的位差错率。设备制造商满足的通用规范是最大可允许位差错率。在配置设备之前，
2、制造商通常在实验室中测试他们的设备，以确定设备是否满足其设计规范。如果不满足，则作出修改直到满足标准为止。用常规测试设备来实现这些测试，该常规测试设备生成测试信号、实验室中的系统上传输信号，并然后将系统的输出与期望信号相比较。该测试的一个方面是，测试设备和测试中的系统之间的连接没有引入差错。这在实验室环境中可容易地实现。然而，一旦配置了设备，测试中的系统和测试中的设备之间的通信链路可能将差错引入测量差错率的过程中。例如，在用光纤链路上耦合的主机模块和远程模块测试系统的过程中，不能在完全连接上连接测试设备。因此，一旦配置了，由于回到测试设备的任何连接都可能引入差错，所以不能容易地监控测试中系统的
3、位差错率来确定性能水平是否已经改变。因此，在现有技术中存在对于改进通信链路位差错率的测量和监控的需要。发明内容本发明的实施例通过将自同步技术应用到确定性数据流来测量配置设备中的位差错率，以保存到该数据流的基本连续同步，甚至考虑了差错、丢失和插入的数据。在一个实施例中，数据流是数字序列，而在另一实施例中，数据流是伪随机位流。例如，在一个实施例中，使用了具有大约1百万位的伪随机位流。在一个实施例中，提供差错率检测器。差错率检测器包括序列发生器，该序列发生器适用于生成与接收序列相比较的测试序列。差错率检测器还包括自同步电路，所述自同步电路响应从序列发生器接收的测试序列和接收序列。自同步电路适用于基于
4、测试序列和接收序列之间的不匹配测量将序列发生器移到序列中的不同点。图1是根据本发明教导的具有差错率监控电路的系统的框图；图2A和图2B是说明图1的监控电路操作的一个示例的图表；图3是根据本发明教导的具有位差错率监控电路的系统的另一具体实施例方式在以下详细描述中，参考组成其一部分的附图，并且其中通过说明可实践本发明的具体说明性实施例的方式示出了。充分详尽地描述了这些实施例，以使本领域技术人员能够实践本发明，并要理解到，可利用其它实施例，并在不脱离本发明的精神和范围的前提下，可作出逻辑、机械和电子的改动。因此，以下详细描述并不包括限制的意思。本发明的实施例测量电信网络通信链路中的差错率。有利的是，
5、实施例通过在通信链路的第一端(例如主机端)提供序列发生器并在第二端(例如远端)提供具有自同步的序列检测器来测量配置系统中的差错率。该系统在第一端生成序列，并将该序列传输到远端。在远端，该系统监控接收的序列，并将其与本地创建的测试序列相比较。序列检测器使用同步测量来确定在接收序列和测试序列之间何时失去同步。当失去同步时，基于最近接收的信息，用一个值来播种(seed)序列检测器，以重新同步序列检测器上的测试序列与从第一端接收的序列。I.具有差错率监控器的系统图1是根据本发明教导的具有差错率监控电路的系统(一般用100来表示)的框图。系统100包括序列发生器102和序列检测器104。在一个实施例中，
6、序列发生器102位于通信链路的第一端(例如主机终端)，且序列检测器104位于通信链路的第二端(例如远程终端)。在通信链路106上，序列发生器102耦合到序列检测器104。系统100使用序列发生器102和序列检测器104通过测量例如链路106的差错率来监控通信链路106的质量。序列发生器102生成序列，并在链路106上传输该序列。该序列是确定性序列，因为基于前面的元素或项，该序列的元素或项是可确定的。在一个实施例中，该序列包括伪随机数序列。在另一实施例中，序列包括2N-1位的伪随机序列。在其它实施例中，使用任何其它确定性序列，例如连续数字等。在一个实施例中，系统100是在链路106上以数字帧传送
7、数据的数字通信系统。在一个实施例中，使用每个帧的单个位来传输序列。在其它实施例中，保留帧的字段或选择的字节以传输序列。在其它实施例中，使用帧的其它部分来传输序列。序列检测器104监控在通信链路106上接收的序列，并基于与本地生成的测试序列的比较来确定链路差错率的测量。有利的是，甚至在接收序列的项丢失或额外项插入到该接收序列中时，序列检测器104也自同步测试序列与接收序列。这意味着，系统100能够确定接收与本地生成序列之间何时失去同步。当失去同步时，序列检测器104将测试序列移到序列中的不同点。在一个实施例中，通过在同步检测器104处提供并监控同步测量来实现自同步。当该测量达到诸如以下所述的选定
8、水平时，同步检测器104改变期望序列，直到同步测量指示已获得同步为止。在一个实施例中，序列检测器104生成链路106的差错率测量。此外，序列检测器104还自同步到序列发生器102生成的序列，以便当序列在某种程度上被破坏时，序列检测器104检测该破坏并重新同步到接收序列。序列检测器104包括序列发生器108。序列发生器108耦合到比较器110。比较器110也被耦合，以接收来自序列发生器102的序列。比较器110提供指示来自序列发生器102的接收序列的元素是否与序列发生器108产生的期望序列的元素相匹配的输出。该信息被提供给差错率计算器112。在一个实施例中，差错率计算器112确定链路106的位差
9、错率。在其它实施例中，差错率计算器112提供任何其它适当的差错率测量。使用自同步电路，序列发生器108被自同步到序列发生器102。在一个实施例中，该自同步电路使用比较器110、序列存储器114和同步监控器116。序列存储器114缓冲从序列发生器102接收的序列的选择部分。例如，序列存储器114存储接收序列的末元素，诸如连续数字序列。备选地，对于具有2N-1位的伪随机数序列，序列存储器114存储最近的N位。序列存储器114的大小根据需要保存多少信息以便基于一个或多个先前接收的元素来确定性地标识接收序列中的下一期望元素来确定。当同步监控器116确定已经失去同步时，序列存储器114中的存储值用于重新
10、播种(re-seed)序列发生器108，以生成下一个期望值。同步监控器116使用同步测量来确定何时失去同步。在一个实施例中，同步监控器116使用计数器来提供同步测量。当接收序列的元素与序列发生器108生成序列的元素匹配时，增加该计数器，如比较器110所示。在一个实施例中，对于每个匹配都增加计数器，直到达到选定水平为止。当来自序列发生器102的序列的接收元素与序列发生器108生成的期望元素不匹配时，减少计数器。在一个实施例中，在不匹配时计数器减2，并且在匹配时其加1。在序列是位流时，这是有利的，因为在1和0的未同步位流中不匹配与匹配一样可能。因此，通过以减少计数器是增加计数器两倍的速度，有可能面
11、对未同步位流而趋于0。当计数器达到选定水平(例如0)时，同步监控器116确定测试序列与接收序列不同步。同步监控器116从而将重新加载信号提供给序列发生器108。这使来自序列存储器114的数据被加载到序列发生器108中，以基于来自序列发生器102的一个或多个最近接收的元素来产生比较器110的下一期望元素。图2A和2B是说明图1的监控电路操作的一个示例的图表。在该示例中，序列是连续数字序列。在一个实施例中，该序列是通过从零以256为模计数来实现。在该示例中，在“序列隙”中接收序列项。在一个实施例中，这些隙是时隙。在其它实施例中，该序列隙不依赖特定的时间帧。在该示例中，序列检测器104始于0计数器值
12、，其指示失去同步状态(如图2A中所示)。在序列隙0，接收值77。这样，同步监控器116使这个值由序列存储器114提供给序列发生器108。序列发生器108确定序列隙1的下一期望值是78。在序列隙1，接收元素78，并且计数器加1(如图2A中所示)。在序列隙2和3，接收另外的正确值。这样，再次增加计数器。在序列隙4，检测到差错。当期望81时接收到值51。这样，减少计数器(如图2A中所示)。由于计数器仍大于0，所以同步监控器116仍不启动重新同步。在序列隙5-7，接收另外的正确值。这样，计数器继续朝最大值(对于本示例是5)增加。要注意的是，在其它实施例中使用其它最大值。如果将计数器的最大值设为高值，则
13、差错监控器具有较高抗噪性。然而，在传输系统出错(丢失或将值插入序列)时，差错监控器也将花更长的时间来重新同步。在序列隙12，在从序列发生器102接收的序列中出现错误。这意味着，在通信链路106上接收的数据中已丢失了序列中的一个数。由于序列发生器108独立于序列发生器102生成其序列，所以序列发生器108继续无错地产生其序列元素。这样，在序列隙12-16中，期望元素和接收元素不匹配。这使计数器随着每个序列隙而减少(如图2A中所示)。当计数器在序列隙16达到0时，同步监控器116使序列存储器114用当前元素(在本示例中也就是94)加载序列发生器108。基于该值，序列发生器108移到序列中的点，以使
14、下一期望值是95而不是94。这样，实现了重新同步，并且计数器在序列隙17-21上增加。II.伪随机位流实施例图3是根据本发明教导的具有位差错率监控电路的系统(用300指示)的另一实施例的框图。系统300包括序列发生器302和序列检测器304。序列发生器302位于通信链路的第一端(例如主机终端)，而序列检测器304位于通信链路的第二端(例如远程终端)。在通信链路306上，序列发生器302耦合到序列检测器304。系统300使用序列发生器302和序列检测器304来监控通信链路306的位差错率。序列发生器302生成序列，并在链路306上传输该序列。该序列是确定性的伪随机数序列。在一个实施例中，该序列包
15、括2N-1位伪随机序列。在图3中所示的示例中，序列发生器302生成在寄存器REG4的输出(Q3)上得到的15位序列。在本实施例中，序列发生器302包括4个寄存器即REG1、REG2、REG3和REG4。这些寄存器串行地耦合在一起，REG3和REG4的输出通过“异或”门303被提供为到REG1的反馈。在该配置中，序列发生器302产生如下表1中所列的值。表1要注意的是，任何输出Q0-Q3都可用作伪随机数序列。在图3中，Q3用于生成传输序列。还要注意的是，产生相同或不同大小伪随机数序列的任何适当函数都可用来代替图3中所示的函数。通过示例而非限制的方式示出并描述了该函数。在其它实施例中，使用更长的确定
16、性伪随机数序列(例如1百万位或更多的序列)。使用例如已知或随后开发的算法生成这种确定性序列。在一个实施例中，系统300是链路306上以数字帧传送数据的数字通信系统。在一个实施例中，使用每个帧的单个位传输序列。在其它实施例中，保留帧的字段或选择的字节来传输序列。在其它实施例中，使用帧的其它部分来传输序列。序列检测器304监控在通信链路306上接收的序列，并基于与本地生成的测试序列的比较来确定链路的差错率测量。有利的是，甚至在接收序列的位丢失或额外位插入到接收序列中时，序列检测器304也使测试序列与接收序列自同步。这意味着，系统300能够确定何时失去接收序列与本地生成序列之间的同步。当失去同步时，序列检测器304将测试序列移到序列中的不同点。在一个实施例中，通过在同步检测器304提供并监控同步测量来实现自同步。当该测量达到诸如以下所述的选定水平时，同步检测器304改变期望序列，直到同步测量指示已获得同步为止。在一个实施例中，序列检测器304生成链路306的差错率测
