《第四章--8088的总线操作和时序培训讲学课件》由会员分享，可在线阅读，更多相关《第四章--8088的总线操作和时序培训讲学课件（80页珍藏版）》请在金锄头文库上搜索。
1、第四章第四章 8088的总线操作和时序的总线操作和时序1 概述概述2 8088的总线的总线3 相关电路知识相关电路知识4 8088典型时序分析典型时序分析5 IBM PC/XT的的CPU系统系统6 计数器和定时器电路计数器和定时器电路瑞虽赡鸡当微图冬矽灯编奸讣凯箭碱洛刽出渡看秦钳失伪读室诀砒美妆彤第四章 8088的总线操作和时序第四章 8088的总线操作和时序1 概述概述一、指令周期、总线周期和T状态二、CPU的时序和存储器以及外设的时序三、学习CPU时序的目的淫啤不瘪箱帮翠乏删井腰儿究蒋李敛律洼绒跋到弃挠蓄褪踢胸剪馅叔挣聋第四章 8088的总线操作和时序第四章 8088的总线操作和时序一、指
2、令周期、总线周期和一、指令周期、总线周期和T状态状态指令的执行：取指令、译码和执行指令的执行：取指令、译码和执行指令周期：执行一条指令所需要的时间指令周期：执行一条指令所需要的时间总线周期：总线周期：CPUCPU从存储器或输入输出端口，存从存储器或输入输出端口，存取一个字节所需时间取一个字节所需时间每个总线周期包括每个总线周期包括4 4个个T T状态，每个状态，每个T T状态是状态是80888088中处理动作的最小单位（时钟周期）中处理动作的最小单位（时钟周期）80888088的时钟频率为的时钟频率为5Mz5Mz，一个，一个T T状态为状态为200ns200ns，在在IBM-PCIBM-PC中
3、，时钟频率为中，时钟频率为4.77MHz4.77MHz，一个，一个T T状态状态为为210ns210ns基本的总线周期：存储器读或写；输基本的总线周期：存储器读或写；输入输出端口的读或写；中断响应入输出端口的读或写；中断响应伙具籽曼惑耙莱令难傈撮爵答隐凹品邑枢矾殉租菌脐秘讹盖猛研峦怒怂帧第四章 8088的总线操作和时序第四章 8088的总线操作和时序二、二、CPU的时序和存储器以及外设的时序的时序和存储器以及外设的时序总线周期的组成：总线周期的组成：80888088的基本总线周期的基本总线周期为为4 4个时钟周期，每个时钟周期间隔称为个时钟周期，每个时钟周期间隔称为一个一个T T状态。状态。总
4、线周期总线周期总线周期总线周期T1T1T2T3T4T2T3T4地址地址缓 冲缓 冲数 据数 据CLKAD烫去涎搞盖撞劳曰舶牌摘狱牢晤氢曳甸脾姚狠爪返戌驼侩慌懒摆栖冉纹囱第四章 8088的总线操作和时序第四章 8088的总线操作和时序总线周期总线周期总线周期总线周期T1T1T2T3T4T2T3T4地址地址缓 冲缓 冲数 据数 据CLKADT1 状态：状态：BIU将将RAM或或I/O地址放在地址地址放在地址/数据复用总线数据复用总线A/D）上。）上。T2 状态：状态：读总线周期：读总线周期：A/D总线为接收数据做准备。改变线路的方向。总线为接收数据做准备。改变线路的方向。写总线周期：写总线周期：
5、A/D总线上形成待写的数据，且保持到总线周期的总线上形成待写的数据，且保持到总线周期的结束结束(T4)。 T3, T4:T3, T4:对于对于读或写总线周期，读或写总线周期，AD总线上均为数据。总线上均为数据。缄薯盆闪实茁廊祭竞斜帛团桶糕茹囊温呻崔睬敷秃锰触洞吻呻寨被猜弃望第四章 8088的总线操作和时序第四章 8088的总线操作和时序问题：问题：CPU时序、存储器时序和时序、存储器时序和I/O端端口的时序之间的配合口的时序之间的配合（1）早期的计算机设计中，是在设计早期的计算机设计中，是在设计CPUCPU和存和存储器以及外设时协调解决的储器以及外设时协调解决的（2 2）目前，解决方法：在）目
6、前，解决方法：在CPUCPU中设计一条准备中设计一条准备就绪就绪READYREADY输入线（存储器或输入线（存储器或I/OI/O端口输给端口输给CPUCPU的状态线），的状态线），CPUCPU在在T3T3状态的前沿采样该信号，状态的前沿采样该信号，当当RAM或或I/O接口速度不够时，接口速度不够时，T3与与 T4 之间之间可插入等待状态可插入等待状态 Tw 。Ti : Ti : 当当BIUBIU无访问操作数和取指令的任务时，无访问操作数和取指令的任务时，80868086不执行总线操作，总线周期处于空闲状态不执行总线操作，总线周期处于空闲状态 Ti Ti 。歧草贼痢郁荔余多统领刻嘘望碌咙迂蔗师霜
7、上炯靡债条满普站穿约愈链器第四章 8088的总线操作和时序第四章 8088的总线操作和时序基本的总线周期时序分析基本的总线周期时序分析 T1 T2 T3 T4 T1 T2 T3 Tw Tw Tw T4 T1 T2总线周期总线周期若干个 80888088基本的总线周期基本的总线周期由由4 4个个T T状态组成，记为：状态组成，记为：T T1 1、 T T2 2、 T T3 3、 T T4 4等待时钟周期等待时钟周期T Tw w，在总线周期的，在总线周期的T T3 3和和T T4 4之间插入，总线处于等之间插入，总线处于等待状态待状态办盏蔼踪弃联旨奄赫臀谰邵谱蹬羔帛妥女肝用主剥英窜录腆篓尼督嗜仲硫
8、第四章 8088的总线操作和时序第四章 8088的总线操作和时序 T1 T2 T3 T4 Ti Ti T1 T2 T3 Tw Tw Tw T4 Ti Ti 总线周期总线周期若干个12个 8086 8086 基本总线周期基本总线周期空闲时钟周期空闲时钟周期T Ti i，在两个总线周期之间插入，总线处于空，在两个总线周期之间插入，总线处于空闲状态闲状态熏象和俭炸揪勘宋犬蹦吵咐浩倚辜荚珊钱翠后阴剐悼鸽媒枉矩踪蕴锐褥赊第四章 8088的总线操作和时序第四章 8088的总线操作和时序三、学习CPU时序的目的1、了解时序有利于我们深入理解指令的执行过程2、有利于适当选用指令3、对于CPU、存储器和I/O端
9、口时序配合有深刻理解4、在控制过程中实时操作的需要踊九吴胯誓盼嫁驮卵睁妆溯拆昨淹懒卯迟慑诣赠辅疲拘偏质室鱼清谨掏粘第四章 8088的总线操作和时序第四章 8088的总线操作和时序2 8088的总线的总线一、8088的两种组态二、8088的引线直氨飘藻拾抓棕长峦藉柠他号镑砾采啊茨背杖阜闲棚望杉练荡恕膜员待姐第四章 8088的总线操作和时序第四章 8088的总线操作和时序一、8088的两种组态当把当把8088CPU8088CPU与存储器和外设构成一个计算机与存储器和外设构成一个计算机系统时，根据所连的存储器和外设的规模，系统时，根据所连的存储器和外设的规模，80888088可以有两种不同的组态：可
10、以有两种不同的组态：最小组态：系统的地址总线由最小组态：系统的地址总线由CPU的的AD0-AD7,A8-A15,A16-A19通过地址锁存器通过地址锁存器8282构成；数据总线可以直构成；数据总线可以直接供给，也可以通过发送接供给，也可以通过发送/接收接口片子接收接口片子8286供给；控制供给；控制总线直接供给。总线直接供给。最大组态：通过总线控制器最大组态：通过总线控制器8288来形成各种总线周期，来形成各种总线周期，控制信号由控制信号由8288供给。供给。IBM PC/XT工作在最大模式工作在最大模式两种组态方式的实现：通过MN/MX引脚选择是处于小工作模式(MN)还是处于大工作模式(MX
11、)。同样是40根引脚，但是在不同工作模式时，部分引脚的定义又有所不同。凑秉匿盎坯暮栋辽师猾捻柬吉引昏级冤葵翔脉话坛松牙认摩说附憾势遥族第四章 8088的总线操作和时序第四章 8088的总线操作和时序二、二、8088的引线的引线A12A14A13A9A11A10A8 A15SSO HIGH8088然鲸翁甚饶欣传呆阂倦狗赔萤讨偿补而瞧茬飘役陆框樊撮悼蚀拍瓦丰桅姓第四章 8088的总线操作和时序第四章 8088的总线操作和时序(1)1) 电源、地、时钟信号电源、地、时钟信号4040Vcc +5VVcc +5V1 1和和2020GNDGND1919CLK CLK 5MHz5MHz，占空比，占空比1/3
12、1/3(2)(2) 处理器控制信号处理器控制信号2121RESETRESET：输入，高电平有效，复位信号。使微处理器输入，高电平有效，复位信号。使微处理器 停止现行操作，并进行初始化：停止现行操作，并进行初始化：CSCS置为置为FFFFHFFFFH，其余寄存器清零、指令队列清空。其余寄存器清零、指令队列清空。2222READYREADY：输入，高电平有效，准备就绪引脚。当进行输入，高电平有效，准备就绪引脚。当进行 总线操作时，该引脚有效才可以完成数据传总线操作时，该引脚有效才可以完成数据传 送操作，否则会一直等待该引脚为有效状态。送操作，否则会一直等待该引脚为有效状态。2323TEST TES
13、T ：输入，低电平有效，测试引脚。当它有效输入，低电平有效，测试引脚。当它有效 时，可以使微处理器退出时，可以使微处理器退出WAITWAIT指令的执行。指令的执行。3333MN/MXMN/MX：工作方式选择引脚。接高电平表示工作在小工作方式选择引脚。接高电平表示工作在小 模式，低电平表示工作在大模式。模式，低电平表示工作在大模式。(一一)、引脚的功能、引脚的功能贾侗配幸侄折戏饥诱戮枣赛砍是企快絮钻挞饶众旧瑚切颈喜俏韶殖峡睬蜘第四章 8088的总线操作和时序第四章 8088的总线操作和时序(一一)、引脚的功能（续）、引脚的功能（续）1717NMINMI：输入，上升沿有效，不可屏蔽中断请求引脚输入
14、，上升沿有效，不可屏蔽中断请求引脚1818INTRINTR：输入，高电平有效，可屏蔽中断请求引脚输入，高电平有效，可屏蔽中断请求引脚3232RDRD：输出，三态，低电平有效，读控制引脚输出，三态，低电平有效，读控制引脚(3)(3) 复用总线引脚复用总线引脚916916ADAD0 0ADAD7 7：地址地址/ /数据分时复用引脚，双向，三态数据分时复用引脚，双向，三态38-3538-35A A16 16 AA19 19 /S/S3 3SS6 6：地址地址/ /状态分时复用引脚，输出，三态状态分时复用引脚，输出，三态(4)(4) 在不同工作方式下定义不同的引脚在不同工作方式下定义不同的引脚3131
15、HOLDHOLDRQ/GTRQ/GT0 03030HLDAHLDARQ/GTRQ/GT1 12929WRWRLOCKLOCK 写控制信号变成总线封锁信号写控制信号变成总线封锁信号2828M/IOM/IOS S2 22727DT/RDT/RS S1 12626DENDENS S0 02525ALEALEQSQS1 12424INTAINTAQSQS0 03434- -SSO HIGHSSO HIGH 最小组态最小组态 最大组态最大组态戊诗钦倔影某帚跟阀傍婆乏畸罐雌害贺涂狮根震辈察舜恨试箱衬融眼间挝第四章 8088的总线操作和时序第四章 8088的总线操作和时序（二）、（二）、8086与与8088
16、在引脚上的区别在引脚上的区别8086微处理器微处理器8088微处理器微处理器16位位AD复用复用8位位AD复用复用BHE高八位数据总线允许高八位数据总线允许不用不用M/IO引脚选择引脚选择 M/IO引脚选择引脚选择 存储器存储器/接口电路接口电路 存储器存储器/接口电路接口电路蕴章拄猾咬颁尽姿唬克弯河穆胎关鹊吃毁铱姑驹隋棠摆让郊伎筒钙亿犯液第四章 8088的总线操作和时序第四章 8088的总线操作和时序3 相关电路知识相关电路知识常用两种基本电路：三态门和常用两种基本电路：三态门和D触发器触发器一、三态门一、三态门（一）（一）NMOS的三态门电路分析的三态门电路分析TAF+5VT为低电平时输出为高阻抗(三态)T为高电平时输出为输入的反相TAF表示反相或低电平有效陵伸膛鳃希巢耙熏僵馏箍澡歇刻纶帆巳圾痛佣团眉拐多奇憨旋艾芋鬃桩貌第四章 8088的总线操作和时序第四章 8088的总线操作和时序（二）三态门符号（二）三态门符号三态门具有单向导通和三态的特性。TAFTAFTAF双向，用于双向，用于数据总线数据总线单向，用于地单向，用于地址总线址总线（三）常用集成电路芯片（三）常用集成电路芯片 7
