《实验二;增益自动切换电压放大电路的设计;吴健雄学院》由会员分享，可在线阅读，更多相关《实验二;增益自动切换电压放大电路的设计;吴健雄学院（20页珍藏版）》请在金锄头文库上搜索。
1、实验二;增益自动切换电压放大电路的设计;吴健雄学院 东南大学电工电子实验中心 实验报告 课程名称：电子电路实践 第2次实验 实验名称：增益自动切换电压放大电路的设计 院（系）：吴健雄学院 专业：电类强化班 姓名： 学号：610111 实验室: 101 实验组别： 同组人员：实验时间：2012年4月17日 评定成绩：审阅教师： 实验二 增益自动切换电压放大电路的设计 一、实验内容及要求 用运算放大器设计一个电压放大电路，其输入阻抗不小于100k，输出阻抗不大于1k，并能够根据输入信号幅值切换调整增益。电路应实现的功能与技术指标如下： 1. 基本要求 1） 放大器能够具有、1、10三档不同增益，并
2、能够以数字方式切换增益。 2） 输入一个幅度为10V的可调直流信号，要求放大器输出信号电压在5V范围内，设计电路根据输入信号的情况自动切换调整增益倍率。 3） 放大器输入阻抗不小于100k，输出阻抗不大于1k。 2. 提高要求 1） 输入一个交流信号，频率10kHz，幅值范围为10V（峰峰值Vpp），要求输出信号电压控制5V（峰峰值Vpp）的范围内。 2） 能显示不同的增益值。 3. 创新要求 1）利用数字系统综合设计中FPGA构建AD采集模块，来实现程控增益放大器的设计。 分析项目的功能与性能指标： 1.项目功能 首先是基础部分：输入直流电压信号，设计的系统可以自动根据输入信号电压的大小选择
3、放大的倍数讲信号放大并输出。根据题意，三个档位的具体情况为： 输入信号电压：0V5V 5V10V 增益： 输出信号电压： 0V1V 然后是提高部分：输入交流电压信号（实验中使用正弦信号），系统能够检测出交流信号的峰峰值大小，然后根据这个值并按照基础部分的档位要求实现信号的放大输出，且能够实现增益的显示。 创新要求：使用FPGA进行设计。 2.性能指标 此系统是可以自动切换三个档位的，所以档位之间的临界值出的相关指标就相当重要了。具体来说，主要是处是否准确完成了增益由10到1的跳变，信号的失真度，增益的准确度，以及5V处是否准确完成了增益由1到的跳变，信号的失真度，增益的准确度。从另一个角度来说
4、，也可以考察三个增益的电压值范围是否分别为0V、5V、5V10V。 其次，就是增益是否能够正常的显示，并且不对原电路产生过大的影响。 二、电路设计（预习要求） (1) 电路设计思想（请将基本要求、提高要求、创新要求分别表述）： 1.基本要求 首先考虑的是输入信号会根据电压值的大小调整增益，而比较的标准就是与5V，所以要设计比较电路。在此实验中考虑使用集成的Lm311比较器。 其次，在比较之后，需要选择档位，这样的话就需要类似于之前接触过的74LS153数据比较器这类功能的器件。与数据选择器不同的是，选通的不是高低电平信号，而是选通输入信号，所以综合考虑选择了4052模拟开关。 选通了不同的信号
5、之后，就是要实现信号的放大了。对于我们来说，最容易想到，也是掌握最熟练的就是反向比例放大电路了，只要控制RF/R1的值就可以实现同的增益。但是还要考虑两个问题： A. 反向比例放大电路会使信号反向，所以要保持信号原来的指标就要在输 出端之后再加上一个增益为1的反向比例放大电路（UA741），以此来保证相位的不变。 B. 电路的增益在表达式中只与RF/R1有关，那么具体应当选择多大的电阻 呢？考虑到题目中要求输入阻抗不小于100K，所以R1就选择100k，而对应于、1、10三种增益RF分别选择10k，100k，1M，将其分别连接于4052的三个输出端即可完成实验所要求的功能。 2. 提高要求 提
6、高要求用的是交流信号，而题目中要求参与档位选择比较的值是输入信号的峰峰值，所以提高要求中最主要的任务就是提取输入交流信号的峰峰值。综合考虑，决定使用精密整流滤波电路来实现峰峰值的提取。其余的部分均与基础部分的设计相同。 另外对于增益的显示，由于增益加上小数点一共只需要有三个符号，为了简便设计考虑用三个试验箱上面的LED灯来表示：第一个灯为十位，亮为一，灭为零；第二个灯为小数点，亮为有小数点，灭为无小数点；第三个灯为个位，亮为一，灭为零。而这三个灯的控制使用简单的门电路来完成。值得注意的是，由于试验箱上的LED灯的阻抗比较大，所以在连入电路之后会对LM311的输出电平产生影响，所以考虑将比较器的
7、输出端经过电压跟随器再接入到门电路中，保证原电路的正常工作。另外，考虑到LM311输出电平为15V，还要设计分压电路把输出电压降为5V。 4. 创新要求 考虑使用Verilog-HDL语言进行编程，依托开发板进行功能的实现。 (2) 电路结构框图（请将基本要求、提高要求、创新要求分别画出）： 1.基本要求 3. 创新要求 （ 3）电路原理图（各单元电路结构、工作原理、参数计算和元器件选择说明）： 1. 比较电路 电路图如下： 图中LM311的输出端通过上拉电阻接到了15V电压源上，所以根据LM311的器件特 性，当U?U?时，输出电压为约为15V，当U?U?时，输出电压为0，这正好符合4052
8、的工作电压的要求。由于两个基准电压分别为5V与0,5V，而电压源为15V，所以要设计分压电路。为了使基准电压受电路影响较小，所以分压电阻要较大，加之器材购买方便的原因，选择200k，90k，10k的分压方式。 值得说明的是，电路图中LM311输出端的上拉电阻选择的是1k，但在实际中发现电阻略小，是的电阻发热，有烧坏的迹象，所以在实际测试中使用的是10K。 2.增益及输出电路 电路图如下： 由于Multisim软件中没有4052，所以用4066代替仿真。 如图所示，左边一个UA741的功能是实现0.1,1,10三个增益，右边一个UA741作为反相器使用。根据RF/R1分别为0.1,1,10三种情
9、况，R1均选为100K，所以RF相应选为10k，100k，1M。如前所述，通过增益电路与反向电路就可以得到相应的放大后的信号。 注：基准电压为5V的LM311的输出接到4052的B输入端，基准电压为的LM311的输出端接到4052的A输入端，以此来控制4052的通道的选通。 3.整理滤波电路 电路图如下： 这个电路是查阅资料直接获得。 4.增益显示电路： 电路图如下： 首先在实际电路的测试中会发现，由于试验箱上LED灯的内阻过大，所以如果直接将LM311的输出连到LED灯上，就会造成即使比较器U?U?，输出也只有5V左右，这会导致4052无法正常工作。所以考虑使用电压跟随器来解决这个问题。另外
10、由于门电路的高电平为5V，所以电压跟随器的输出的电压还要进行分压，使输出的电压降为原来的三分之一（分压电路电路图中没有画出）。 由此设计出相关的门电路。模块 由于器材限制的原因，在实验中只设计了通过FPGA开发板自动显示放大电路增益的这个部分，而且开发板上的面包板管脚绑定文件无法得知，所以用开发板上的滑动开关模拟比较器的输出。 具体的设计是用Verilog-HDL语言写的，代码列举如下： A. 模拟比较器输出模块： module in( input b, input a, input clk_1k, outputreg3:0c5, outputreg3:0c4, outputreg t );
11、always(clk_1k) begin if(b=1) if(a=1) begin c5=1; c4=0; t=1; end else begin c5=0; c4=0; t=0; end else if(a=1) begin c4=0; c5=1; t=0; end else begin c4=1; c5=0; t=0; end end endmodule B数码管显示及译码模块 module test2( input 3:0 key, input clk_1k, input 3:0 c0, input 3:0 c1, input 3:0 c2, input 3:0 c3, input 3
12、:0 c4, input 3:0 c5, outputreg7:0op, outputreg en0, outputreg en1, outputreg en2, outputreg en3, outputreg en4, outputreg en5, input t ); reg 3:0 b; reg 3:0 n; always(posedge clk_1k) begin /*if(clr) begin*/ case(n) 0: begin en0=1; en1=0; en2=0; en3=0; en4=0; en5=0; b=c0; end 1: begin en0=0; en1=1; e
13、n2=0; en3=0; en4=0; en5=0; b=c1; end 2: begin en0=0; en1=0; en2=1; en3=0; en4=0; en5=0; b=c2; end 3: begin en0=0; en1=0; en2=0; en3=1; en4=0; en5=0; b=c3; end 4: begin en0=0; en1=0; en2=0; en3=0; en4=1; en5=0; b=c4; end 5: begin en0=0; en1=0; en2=0; en3=0; en4=0; en5=1; b=c5; end endcase if(n=5) n=0; else n=n+1; /*end else begin en0=0; en1=0; en2=0; en3=0; en4=0; en5=0; end*/ if(t=1) begin case(b) 4'b0000: op=8'b10111111; 4'b0001: op=8'b00000110; 4'b0010: op=8'b01011011; 4'b0011: op=8'
