《大学课程《微机原理与接口技术》PPT课件：第2章 微型计算机系统的微处理器》由会员分享，可在线阅读，更多相关《大学课程《微机原理与接口技术》PPT课件：第2章 微型计算机系统的微处理器（30页珍藏版）》请在金锄头文库上搜索。
1、第二章 微型计算机的微处理器第 2 章8086/80888086/8088的编程结构的编程结构寄存器结构寄存器结构80868086的引脚信号和工作模式的引脚信号和工作模式80868086系统配置系统配置2.12.22.32.480868086存储器组织存储器组织8086I/O8086I/O组织组织80868086的总线操作时序的总线操作时序2.52.62.7微机原理与接口技术 图2-1 指令执行过程（串行交替） 图2-2 指令执行过程（流水线）2.1 8086/8088 的编程结构两部分组成：执行部件EU、总线接口部件BIU2.1 8086/8088 的编程结构 MOV AX,3000H MO
2、V AX,3000H1.总线接口部件BIU(Bus Interface Unit) BIU 是CPU与外部的接口，完成所有外部总线的操作 组成： （1）四个16位段地址寄存器 图2-3地址合成框图2.1 8086/8088 的编程结构（2）16位指令指针寄存器IP（PC） 存放下一条要执行指令的地址（3）20位的地址加法器 PA=CS*16+IP（4）指令队列 8086有6字节 8080有4字节（5）输入/输出控制逻辑2、执行部件EU EU完成指令译码和执行 组成： （1）算术逻辑单元ALU 完成8/16位二进制算术/逻辑运算 （2）标志寄存器FR 存放指令执行结果的特征和处理器状态， 如结果
3、为0（零标志）、为负（符号标 志）、有进位（进位标志）等。 2.1 8086/8088 的编程结构 (3)寄存器组： 通用寄存器AX、BX、CX、DX。 专用寄存器SP、BP、SI、 DI（4）EU执行控制器 从总线接口的指令队列取出指令操作 码，通过译码电路分析，发出相应的 控制命令，控制ALU数据流向。 3. 8086/8088处理器的启动和程序执行过程 （1）CPU的启动 CS：FFFFH DS：0000H SS：0000H ES：0000H IP：0000H 指令队列空 FR：0000H（禁止中断）8086/8088将从地址FFFF0H开始执行指令。2.1 8086/8088 的编程结
4、构 （2）程序执行过程 1）BIU取出一条指令存入指令队列。 2）EU从指令队列取指令并执行指令。 同时，BIU利用总线空闲时间，取下一条指令。 3）EU执行下一条指令。 如果前面一条指令有写存储器的要求，则通知BIU把前一条指令结果写到存储器中； 如果指令执行要求读取操作数，则由BIU完成。 4）EU执行再下一条指令，执行上述操作过程。 8086 CPU共有14个16位的寄存器，分为如下4类2. 2 寄存器结构1.通用寄存器组 AX(AH、AL)： 累加器 BX（BH、BL）： 基址寄存器（可做间接寻址） CX（CH、CL）： 计数寄存器。 DX（DH、DL）： 数据寄存器2. 2 寄存器结
5、构2.指针和变址寄存器 BP:基址指针寄存器。 （可做间接寻址） SP:堆栈指针寄存器。 SI:源变址寄存器。 （可做间接寻址） DI：目的变址寄存器。 （可做间接寻址）2. 2 寄存器结构与SS联联用与DS联联用3. 段寄存器 为什么要分段？ 8086/8088 CPU有20根地址线，可直接 寻址220=1MB的存储器空间，即：其物 理地址是20位的 而所有内部寄存器都是16位的，只能直 接寻址216=64KB，因此采用分段技术来 解决。将1MB的存储空间分成若干逻辑 段，每段最长64KB。2. 2 寄存器结构4.指令指针寄存器IP用来存放将要执行的下一条指令在现行代码段中的偏移地址可以自动
6、+14个16位的段寄存器CS：代码段寄存器DS：数据段寄存器SS：堆栈段寄存器、ES：附加段寄存器2. 2 寄存器结构5.标志寄存器: 16位寄存器，其中有9位有效位。运算结结果的最高位1-有溢出0-无溢出1-结结果为为00-结结果不为为01-有进进/借位0-无进进/借位1-运算结结果低8位有偶数个10-奇数个11-D3向D4有进进/借位0-D3向D4无进进/借位6个状态标态标 志：OF、SF、ZF、AF、PF、CF3个控制标标志：DF=1 地址增IF=1 中断允许TF=1 单步中断 例2-1 分析下列运算对标志位的影响2. 2 寄存器结构 由于运算结果的最高位为1，则SF=1； 运算结果本身
7、不为0，则ZF=0； 结果的低8位中含4个1（偶数）则PF=1； 最高位没有产生进位，则CF=0； 运算过程中，第3位向第4位产生进位，则AF=1； 由于次高位向最高位产生了进位，而最高位没有向前产生进位，说明发生了溢出，两正数相加，结果为负，则OF=1。2.3.1两种工作模式： 最小模式：系统中只有一片8086/8088CPU。MN/ =1最大模式：CPU两片以上，一个为主CPU，另一个为协CPU。MN/ =02. 3 8086/8088微处理器的引脚功能8086：AB=20,DB=168088: AB=20,DB=8（1）AD15-AD0：地址/数据复用引脚， 双向，三态。 传传送地址时输
8、时输 出，传传送数据时时双向输输入/ 输输出。在总线周期T1状态，输出地址，在 T2T4状态，传送数据。（2）A19/S6-A16/S3:地址/状态总线 复用引脚 输出，三态 T1输出地址，T2-T4输出状态2.3.2 引脚信号和功能1.两种模式下功能相同的引脚2. 3 8086/8088微处理器的引脚功能(3) BHE/S7：高8位数据总线 允许/状态复 用引脚。 T1:输出BHE信号，表示高8位数据线 D15-D8上的数据有效。 T2-T4： S7未定义（4）MN/MX：工作模式选择 信号，输入。 MN/MX=1，最小模式； MN/MX=0，在最大模式。只有8086有此引脚（5）READY
9、：准备就绪信号，输入，高电 平有效。（6）RESET：复位信号，输入，高电平有 效。至少要保持4个时钟 周期2.3.2 引脚信号和功能1.两种模式下功能相同的引脚2. 3 8086/8088微处理器的引脚功能（7）INTR：可屏蔽中断请求信号，输入， 高电平有效。受IF影响（8）NMI：不可屏蔽中断请求信号，输入， 上升沿有效。不受IF影响 （9）TEST：测试 信号，输入，低电平 有效。执行WAIT指令时， 若TEST为1，继续 等待，直 到TEST为0。 （10）RD：读信号，三态输 出，低电平 有效。 （11）CLK：主时钟 信号，输入。 （12） VCC(+5V)，GND(地) （24
10、）INTA：中断响应信号，输出，低电平有效。 （25）ALE：地址锁存允许信号，输出，高电平 有效。用来锁存地址信号A15-A0 (26)DEN：数据允许信号，输出，低电平有效。 (27)DT/R：数据发送/接收控制信号 (28) IO/M ：存储器或I/O端口控制信号2.3.2 引脚信号和功能2.最小模式下24-31引脚信号2. 3 8086/8088微处理器的引脚功能(29)WR：写信号，三态输 出，低电平有效。 (30)HOLD：总线请 求信号，输入，高电平有效。当系统中CPU之外的另一个控制器要求使用总线时 ，通过它向CPU发一高电平的请求信号。 （31)HLDA：总线请 求响应信号，
11、输出，高电平有效。表示CPU对其它控制器的总线请 求作出响应，同时，所有与三总线 相接的CPU的线脚呈现高阻抗状态，从而让出总线 。8086 CPU在最小模式下的基本配置 2. 4 8086系统配置 除了 CPU，存储器及I/O接口芯片外，还要加入：1片8284A，作为时钟发生器3片8282/8283或74LS373，作为地址锁存器2片8286/8287或74LS245，作为双向数据总线收发器总线2.5 8086 存储器组织 1、存储单元的地址和内容 2、8086存储器的分体结构 3、存储器的分段管理 4、物理地址的形成1.存储单元的地址和内容存储单 元地址：每个存储单 元有唯一的编号，即地址
12、一个存储单储单 元存放一个字节节（8位二进进制数）。存储单 元的读写：写：一个字需要占相继继的二个单单元：低位字节节存入低地址单单元（字地址），高位字节节存入高地址单单元。读：从某个地址可以读出一个字节，也可以读出一个字2. 5 8086存储器组织 问： 从地址2002H读出一个字节是多少？ 从地址2002H读出一个字是多少？ 从地址2002H读出一个双字是多少？ 55H所在的字节地址是多少？ 4433H所在的字地址是多少？8086有20条地址线可寻址220=1M B=1024KB 的存储器空间 奇地址存储体：512 KB，:与高8位数据总线相连，选体信号 =0 偶地址存储体：512 KB，与
13、低8位数据总线相连，选体信号A0=0存储器分体结构单元示意图 2. 8086存储器的分体结构2. 5 8086存储器组织 8086系统中存储器与总线的连接 存放规则：1）.一个字节8位：可以存在奇地址体，也可以在偶地址体，字节地址就是存储单元的实际地址。2).一个字（16位）：数据占连续的二个单元，高字节存放高地址，低字节存放低地址（一般是偶数地址），并将低字节的地址作为该字的字地址。3).8086CPU访问存储器规则是：一次读写一个字，且从偶地址开始。2. 8086存储器的分体结构2. 5 8086存储器组织 3. 8086存储器的分段管理： 8086/8088有20条AB，寻址220=1M
14、存储空间(00000HFFFFFH）。 CPU中的寄存器是16位的，20位地址无法用16位寄存器表示，必须分段。 1M的存储空间分成若干段，段与段之间可以重叠。但每个段的大小不能超过64KB；2. 5 8086存储器组织 4. 物理地址：唯一性 物理地址PA=段基址16+偏移地址（EA）5. 逻辑地址：不唯一性逻辑 地址LA=段基址：偏移量（EA）例：逻辑地址为2000H:3000H,则其物理地址PA=2000H*16+3000H=23000H思考题: 逻辑地址LA为2100H:2000H所代表的物理地址？ 1.存储器映像编址（统一编址） 存储器与I/O口统一编地址 优点：所有适用于存储器的指
15、令，同样适用于I/O。用地址大小来区分存储器和I/O口。 缺点：I/O占用存储空间 2.独立编址 存储器与I/O口分别独立编地址，二者地址可重复，用指令区分存储器和I/O口。 优点：I/O不占用存储空间 缺点：对存储器和I/O采用不同的指令，编程不便 2. 6 8086的I/O接口组织8086采用独立编址 2.7.1基本概念 1.时序 计算机工作时，严格的时间先后顺序称为时序。 2.时钟周期 是CPU工作最小时间单位，每个时钟周期T又称一个T“状态”或T周期，计算机主频的倒数决定。2. 7 8086的总线操作时序3、总线周期（机器周期） CPU对存储器或I/O口进行一次读/写操作的时间称为总线
16、周期。 1个总线周期至少包括4个时钟周期：T1,T2,T3,T44、指令周期 执行一条指令所需要的时间称为指令周期。一般要1个以上的总线周期。其长短与指令有关1.典型总线周期时序 读时序 T1：AD线发送地址信息 T2： AD线浮空，为传数据做准备 T3：查看READY信号，若准备好, CPU采样AD线上存储器或I/O数据 T4: AD线浮空，为下一次传送做准备若没准备好，T3T4之间插入TW， TW 的操作同T3 2.7.2 基本时序分析2. 7 8086的总线操作时序 写时序（只有T2不同） T2：AD线CPU输出数据2.最小模式下存储器读操作时序T3：确认。上升沿检测READY信号为高则将数据送上总线；否则插入等待周期TW 。TW：等待。继续检测READY，同T3T4：传送完毕，准备下一次传送。T4的后半周期数据从总线上撤除，所有信号均无效。T2：准备传数据。A19-A16输出状态信息， AD15-0高阻， RD有效，DEN有效T1：传地址。ALE,M/IO，BHE， ，DT/R，有效 2.7.2 基本时序分析2. 7 8086的总线操作时序 2、最小模式下存储器写周期与读周期的
