《数字逻辑电路课程课件：第4章 常用组合逻辑功能器件》由会员分享，可在线阅读，更多相关《数字逻辑电路课程课件：第4章 常用组合逻辑功能器件（85页珍藏版）》请在金锄头文库上搜索。
1、第4章 常用组合逻辑功能器件 本章将介绍几种常用的中规模集成电路(MSI),这些中规模集成电路分别具有特定的逻辑功能,称为功能模块,用功能模块设计组合逻辑电路,具有许多优点.4.1 自顶向下的模块化设计方法顶: 指系统功能,即系统总要求,较抽象.向下:指根据系统总要求,将系统分解为若干个子系统,再将每个子系统分解为若干个功能模块 ,直至分成许多各具特定功能的基本模块为止.例: 设计一个数据检测系统,功能表如下:S1 S2 输出功能0 0 A + B0 1 AB1 0 Min(A,B)1 1 Max(A,B)数据A、B分别来自两个传感器.B: 数据检测系统 B1:输入传感器数据 B2 计算值 B
2、3 选择输出 B11传感器A B12传感器B B21 A+B B22 AB B23Min(A,B) B24Max(A,B)* B231 比 较 A和B B232 选 择 Min* B241 比 较 A和B B242 选 择 Max*顶层* ： 叶结点分层设计树AB B11转换A B12转换B B21二进制 加法 B22二进制 减法 B231 比 较 B241 比 较 B242 选 择 B232 选 择 B3 输出选择S1S2B1:输入B2 :计算 功能选择输出传感器 分层方框图minmaxB23B244.2 编码器将信息(如数和字符等)转换成符合一定规则的代码.4.2.1 二进制编码器用n位二
3、进制代码对N=2n 个特定信息进行编码的逻辑电路.设计方法: 以例说明输入互相排斥编码器、优先编码器设计一个具有互相排斥输入条件的编码器.输入: X0 、X1、X2 、X3输出：A1、A0对应关系：输入 A1 A0 X0 0 0 X1 0 1 X2 1 0 X3 1 1X3 X2 X1 X0 A1 A00 0 0 0 0 0 0 1 0 00 0 1 0 0 10 0 1 1 0 1 0 0 1 00 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 121 0 0 1 0 1 0 1 0 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1 X3X2X1X0000
4、11110000111101100A1=X2+X300011110000111101001X3X2X1X0A0=X1+X34线2线编码器电路图：11X2X3X3X1A1A0(1)编码器在任何时候只允许 有一个输入信号有效;(2) 电路无X0输入端;(3) 电路无输入时,编码器的 输出与X0编码等效. 带输出使能(Enable)端的优先编码器:输出使能端: 用于判别电路是否有信号输入.优先: 对输入信号按轻重缓急排序,当有多个信号同时输入时,只对优先权高的一个信号进行编码.下面把上例4线2线编码器改成带输出使能(Enable)端的优先编码器,假设输入信号优先级的次序为:X3,X2,X1,X0.X
5、3 X2 X1 X0 A1 A0 E00 0 0 0 0 0 10 0 0 1 0 0 00 0 1 0 0 1 00 0 1 1 0 1 00 1 0 0 1 0 00 1 0 1 1 0 00 1 1 0 1 0 00 1 1 1 1 0 01 0 0 0 1 1 01 0 0 1 1 1 01 0 1 0 1 1 01 0 1 1 1 1 01 1 0 0 1 1 01 1 0 1 1 1 01 1 1 0 1 1 01 1 1 1 1 1 0 X3X2X1X000011110000111101100111111111100A1=X2+X3X3X2X1X00001111000011110
6、1001000111111101A0=X3+X2X1EO=X3X2X1X0= X3+X2+X1+X011&1X2X1X3X2X0A0A1EO编码器电路图4.2.2 二十进制编码器输入: I0 ,I1 ,I2 I9,表示十个要求编码的信号.输出: BCD码.电路有十根输入线,四根输出线,常称为10线4线编码器4.2.3 通用编码器集成电路1. 8线3线优先编码器74148逻辑图引脚图选通输出扩展输出输入使能 输入低电平有效输出二进制数的反码74148功能表例：用两片74148构成16线4线优先编码器。00 1 1 1XXXXXXXXXXXX11111110000011高位芯片工作情况：01 1
7、1 111111110XXXX01100111101011低位芯片工作情况：问题思考：若用四片74148构成一个32线5线 编码器，电路如何设计？ 若用八片74148构成一个64线6线 编码器，电路又如何设计？ 扩展电路设计提示： 1）观察上例编码器低三位输出电路结构， 并找出规律； 2）分析高位输出和各GS之间的关系，将 GS作为输入，高位信号作为输出，设 计一输出电路。2. 10线4线优先编码器74147逻辑图引脚图74147功能表4.2.4 编码器应用举例4.3 译码器/数据分配器4.3.1 二进制译码器X0X1Xn-1Y0Y1二进制译码器译码是编码的逆过程，作用是将一组码转换为确定信息
8、。输入：二进制代码，有n个；输出：2n 个特定信息。1. 译码器电路结构 以2线 4线译码器为例说明2线 4线译码器的真值表为:A B Y0 Y1 Y2 Y30 0 1 0 0 00 1 0 1 0 01 0 0 0 1 01 1 0 0 0 1 下图为高电平输出有效的2线 4线译码器电路图, MSB&11BA LSBY0Y1Y2Y3Y0=AB=m0Y1=AB=m1Y2=AB=m2Y3=AB=m3思考：若输出为低有效，则表达式？由真值表容易得出: 高电平输出有效二进制译码器,其输出逻辑表达式为:Yi=mi (mi为输入变量所对应的最小项) 低电平输出有效二进制译码器,其输出逻辑表达式为:Yi=
9、mi (mi为输入变量所对应的最小项) 用译码器实现组合逻辑函数原理: 二进制译码器能产生输入信号的全部最小项,而 所有组合逻辑函数均可写成最小项之和的形式.例 试用3线 8线译码器和逻辑门实现下列函数F(Q,X,P)=m (0，1，4，6，7） =M（2，3，5）解题的几种方法： 利用高电平输出有效的译码器和或门。F(Q,X,P)=m0+m1+m4+m6+m701234567124PXQ高位1F（Q，X，P）01234567124PXQ高位F（Q，X，P）& 利用低电平输出有效的译码器和与非门。F(Q,X,P)=m0m1m4m6m7 利用高电平输出有效的译码器和或非门。F(Q,X,P) =m
10、0+m1+m4+m6+m7 =m2+m3+m501234567124PXQ高位1F（Q，X，P）01234567124PXQ高位F（Q，X，P）&F(Q,X,P)=m2m3m5 利用低电平输出有效的译码器和与门。F(Q,X,P)=m2m3m52. 译码器的使能控制输入端 1）利用使能输入控制端，既能使电路正常工作，也能 使电路处于禁止工作状态；2）利用使能输入控制端，能实现译码器容量扩展。EN为使能控制输入端，EN=0，输出均为0；EN=1，输出译码信号。电路满足：Yi=mi EN&11X0X1 LSBY0Y1Y2Y3EN MSB逻辑图Y0Y1Y2Y3ENX0X1逻辑符号利用使能端实现扩展的例
11、子：Y0Y1Y2Y3ENX0X1Y0Y1Y2Y3ENX0X11I0I1I2Y0Y1Y2Y4Y3Y5Y6Y7（1）（2）当I2=0时，(1)片工作,(2)片禁止.当I2=1时, (1)片禁止,(2)片工作.由两片2线4线译码器组成3线8线译码器2线4线译码器组成4线-16线译码器4.3.2 二十进制译码器输入: BCD码.输出: 十个高、低电平.(常称4线10线译码器)伪码A3 A2 A1 A0 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 Y8 Y9 0 0 0 0 0 1 1 1 1 1 1 1 1 1 0 0 0 1 1 0 1 1 1 1 1 1 1 1 0 0 1 0 1 1 0 1
12、 1 1 1 1 1 1 0 0 1 1 1 1 1 0 1 1 1 1 1 1 0 1 0 0 1 1 1 1 0 1 1 1 1 1 0 1 0 1 1 1 1 1 1 0 1 1 1 1 0 1 1 0 1 1 1 1 1 1 0 1 1 1 0 1 1 1 1 1 1 1 1 1 1 0 1 1 1 0 0 0 1 1 1 1 1 1 1 1 0 1 1 0 0 1 1 1 1 1 1 1 1 1 1 0 1 0 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1输出低电平有效真值表4.3.3 通用译码器集成电路(1)74138 带使
13、能端3线8线译码器逻辑图引脚图思考题: 请用译码器集成电路74138设计一个三变量奇校验电路逻辑图4.3.4 数据分配器 数据分配是将一个数据源输入的数据根据需要送到不同的输出端上去，实现数据分配功能的逻辑电路称为数据分配器。分配器又叫多路复用器。 数据分配器一般用带使能控制端的二进制译码器实现。 1. 半导体数码管（Light Emitting Diode简称LED） 七段数码管 显示器4.3.5显示译码器用于驱动数码显示器，使其显示有用的 字符或图形abcdfegabcdfeg七段数码管的两种连接方法： 共阴abcdefg 共阳阳极加高电平字段亮。阴极加低电平字段亮。abcdefg 1功能
14、：将表示数字的BCD码转换成七段显示码。七段显示译码器DCBAabcdefg输入：BCD码输出：七段显示码3. 显示译码器设计abcdfeg真 值 表D C B A a b c d e f g 显示0 0 0 0 0 0 0 0 0 0 1 00 0 0 1 1 0 0 1 1 1 1 10 0 1 0 0 0 1 0 0 1 0 20 0 1 1 0 0 0 0 1 1 0 30 1 0 0 1 0 0 1 1 0 0 40 1 0 1 0 1 0 0 1 0 0 50 1 1 0 0 1 0 0 0 0 0 60 1 1 1 0 0 0 1 1 1 1 71 0 0 0 0 0 0 0 0
15、 0 0 81 0 0 1 0 0 0 0 1 0 0 9化简后表达式:a=ABCD+ABCb=ABC+ABCc=ABCd=ABC+ABC+ABCDe=A+ABCf=AB+ABCD+ABCg=ABC+BCD化简说明: 利用了无关项; 考虑了多输出逻辑函数化简中的公共项.思考题： 根据上面设计，判断当输入DCBA为1010时，LED显示什么字形？4. 通用七段显示译码器集成电路 常用的七段显示译码器集成电路有7446、7447、7448、7449和4511等。下面重点介绍七段显示译码器7448。 七段显示译码器7448输出高电平有效，用以驱动共阴极显示器。 7448实现多位显示 由于第1片的RB
16、I为0，而DCBA=0000, 所以满足灭零条件，RBO=0。第2、3片也满足灭零条件。 第4、5、6片驱动正常显示。 思考题：如第1片输入DCBA不等于0000，2、3两片灭零条件吗？功能: 从多路输入数据中选择其中的一路送至输出端. 数据选择器简称MUX,数据选择器的数据输入端数称为通道数.4.4 数据选择器数据选择器功能示意图:选择信号（地址码）输入n数据输入2n数据输出4.4.1 数据选择器的电路结构 以四选一数据选择器为例讨论功能表A1 A0 Y0 0 D00 1 D11 0 D21 1 D3 输出函数表达式:Y= (A1A0)D0+ (A1A0)D1 + (A1A0)D2+ (A1A0)D3Y=miDii=03地址数据输出&11A0A1D0D1D2D3Y1电路图：四选一数据选择器的逻辑符号数据选择器通道扩展：由四选一数据选择器组成十六选一数据选择器的例子ZYA1A0 D0 D1 D2 D3YA1A0 D0 D1 D2 D3YA1A0 D0 D1 D2 D3YA1A0 D0 D1 D2 D3YA1A0 D0 D1 D2 D3A1A0A3A2 I0 I1 I2 I3 I4 I5
