《二进制计数器电路设计教学方法思考》由会员分享，可在线阅读，更多相关《二进制计数器电路设计教学方法思考（7页珍藏版）》请在金锄头文库上搜索。
1、进制计数器电路设计教学方法思考二进制计数器是各种计数器的基础，职高学生在设计二进制电路时总是望而生畏，往往无从着手。为了帮学生完成此类设计摆脱畏难情绪，我们把二进制计数器电路设计进行归纳，以触发器翻转的特点和波形图的转换过程为切入口，将复杂的电路设计进行简单直观化，使学生轻松地掌握了知识。经过多年教学实践，效果良好，现介绍如下。、理论要点统计输入脉冲个数的功能称为计数，能实现计数操作的电路称为计数器。计数器在数字电路中有着广泛应用，除用于计数，还可用于分频、定时、测量等电路。计数器种类很多，按计数的进制不同，可分为二进制计数器、十进制计数器以及N进制计数器。按触发器的翻转先后次序分类，可以把计
2、数器分为同步计数器和异步计数器。同步计数器中的同步是指当时钟脉冲输入时各触发器的翻转是同时发生的，而异步计数器中异步是指当时钟脉冲输入时各触发器的翻转有先有后之分。二、加法电路加法电路设计中，有同步和异步两种设计情况。下面，从例题着手，就设计同步二进制和异步二进制的设计方法进行展开讨论。例如：设计一个三位二进制加法计数器电路。1）分析。先看如下波形图（二进制加法的波形图），假设初态是从000开始的，经过8个CP后又回到了初态000,所以上述画的波形图就是三位二进制加法计数器的时序图。有了这个图，下面我们将讨论如何用电路图来实现，也就是用触发器来实现。2）设计成异步的方式。异步电路结构相对简单，
3、而且学生容易掌握理解。异步方式，是说各触发器的触发不是同一时刻的，有先后次序。我们把三个触发器各自触发条件罗列出来，不难发现Q0的变化为（8个CP）每来一个CP翻转一次，从图中看它是CP的下降沿（上升沿也可），故可写出Q0的状态方程：Qn+1=n0CP再看Q1的值变化：Q1的翻转是在Q0的下降沿后，也就是Q1也是一个计数型触发器即T触发器。当Q0的下降沿到来后，Q1即发生翻转，否则就保持，所以Q1的状态方程可以看成：Qln+1=nlQn0j接着看Q2的值变化：从图上看，Q2的翻转发生在Q1的下降沿后，而其他时刻均为保持，Q2触发器也为计数型触发器，所以Q2的状态方程可以写成：Q2n+1=n2Q
4、nlj综上所述，三个触发器均为计数型触发器，所以可以用T触发器来实现，而一般我们用的触发器均是JK、D有时也是发器。所以，我们要掌握的首先就是触发器类型的转换，把JK、DT转成T触发器，画出的电路图如下。因为JK触发器的特性方程为：Qn+l=Jn+Qn只要J=K=1时，Qn+l=r；D触发器的特性方程为：Qn+1=D只要D=n；T触发器的特性方程为：Qn+l=Tn+Qn当T=1时，Qn+l=n当每个触发器具有计数功能后，接下来解决如何进行连线的问题。对职高学生来说，只能一步一步来分析。本人推行的方法原则是简略容易理解。从题意上知，要设计异步三位二进制计数器，需要三个计数型触发器，先摆放三个触发
5、器具体位置，以刚才TTL为例，位置如下：然后，确定触发器之间的连线。根据刚才条件可知，如果是加法，那高位触发器翻转的触发条件是当低位的输出原态产生下降沿时。所以，对于JK触发器，应是FFO的Q0给Q1的CP依次类推，T触发器也同样，而D触发器本身是上升沿触发，故FF1、FF2连接时，要获得低位输出的下降沿，就要把低位端给高位的CP输入端，即not、nil.它们等效于QnOj、Qnlj,连线如右（T触发器类同JK触发器）。若采用CMO类型触发器，贝y电路图如下：（JK触发器和T触发器）3）设计成同步的工作方式。同样，我们画出波形图如下。我们知道，同步的工作方式是指所有的触发器的触发时刻由同一个C
6、P控制，指CP的上升沿或者CP的下降沿。所以，这就给电路的设计带来一定的难度，电路的结构要比异步工作方式难得多了。下面，我们来逐步考察。先看Q0波形变化，它能实现二分频，来个CP翻转一次，即：Qn+10=n0CPJ（CPf）。再来看Q1,先是四分频，与Q0同一时刻要触发，Q1的变化：00fIlf00fIlf00,它的变化是保持或翻转。我们不难发现，当Q0为0时，来CPJ,Q1保持；而当Q0=l时，来CPJ,Q1翻转。这样具有保持翻转功能的触发器，我们可以设定为T触发器（T触发器的逻辑功能为T=0时保持，T=1时翻转）。所以，只要Q1触发器改成T触发器，即T1=QO可以得出Q1触发器的状态方程为
7、：为n+l=Q0n在QinCPJ再来看一次Q2触发器输出状态的变化。Q2前面四个CP连续为0,第四个CP后翻转，接下来一直为1,到第八个CP才翻转。从图中二处翻转处可看到，一样是CP的下降沿，为什么会出现翻转？再看Q0Q1发现在二个翻转处Q0Q1都同时为0,而其余的则Q0或Q1有一个为0o所以，可以把Q2也看做T触发器，要么保持，要么翻转，当T2=l时即翻转，这个T2的输入信号可以从Q0Q1处得到，即T2=Q0Q1当Q0和Q1同时为1时，T2=l,即Q2翻转。因此，Q2的状态方程可以写成：Q2n+1-T2在Q2n=Q0nQin在Q2nCPj有了这个状态方程和输入方程，我们发现：如果要设计同步二
8、进制计数器，则要把各触发器转换成T触发器，同样有JK和D触发器，如果本身是T触发器那最简单了。我们把JK转换成T触发器其实很简单，可以让J二K二T,转换图如右。从上面的分析，即可得到如下的电路图。若采用T触发器，则更简单，这里不画了。从以上分析可以得出结论：对于同步二进制加法计数器，只要把每个触发器转换成T触发器，最低位的除外，然后每一个高位的输入端与低位输入端相与，最低位输入为lo上面，我们讨论了二进制加法计数器电路的设计。下面，我们再分析一下减法电路的设计方法。三、减法电路减法电路设计中，同样有同步和异步两种情况。我们也从例题着手，分别就同步二进制和异步二进制的设计方法展开讨论。例如：设计
9、一个三位二进制减法电路。1）根据波形图用异步方式进行设计。我们先来看一下减法电路的波形图。从上面的波形图，我们可以看出，Q0的翻转是在CP的下降沿（也可上升沿）Q0实现CP的二分频，而Q1的翻转是在Q0的上升沿时刻，同样看Q2Q2的翻转也是在Q1的上升沿。所以，我们不难发现，每个触发器都工作在计数状态，这与上面的异步二进制加法计数器是一样的。唯一不同的是触发条件不一样，减法高位翻转的条件是低位输出的上升沿，写出状态方程如下：Q0n+l=nOCMQln+1=nlQnOTQ2n+1=n2Qnlt所以，同样把每个触发器设计成T触发器，上面已转换过，这里就不叙述了。下面，我们看如何连接。同样，也放好三
10、个触发器的位置，由于JK在这里本是下降沿触发，所以要转换成上升沿触发，那么只要把低位的端给高位的CP输入端，即nOj、nlj,它们等效于QOnf、QlnT,所以连线如下。如果JK触发器本身是上升沿触发，那么连接时只要把低位Q端给高位的CP输入端即可，电路图如下。假设是用D触发器做，则电路图又不一样。把每个D触发器转换成T触发器，放好位置，接下来进行连接，同样这三个触发器本是上升沿触发，那么直接低位的输出给高位的即可，不用进行电平之间的转换，电路图如下。2）考察波形图用同步方式设计。从波形图上可以看出，Q0的翻转是一个CP翻转一次，可以是CP的上升沿或者下降沿，而Q1的翻转却是当Q0二。时，否则
11、Q1保持原来的状态。所以，可知，Q1触发器同样也可设置成T触发器T仁Q0（因为T触发器为1时翻转），QOn=0时，即nO=1。再来看Q2的翻转条件，从上面的波形图中可以看出，当QOn与Qin即二个低位都为。时，则Q2产生翻转，不然当CP脉冲来时，Q2仍保持原来的状态。所以Q2也设计成T触发器，当QOnQin都为0时，Q2翻转，则此时T2一定为1,所以T2二nOnL我们得出结论，即高位触发器翻转的条件为：所有低位反态输出状态之与给高位触发器的信号输入端。而此结论恰恰与加法相反。电路图如右。总结：异步加法电路：低位输出的下降沿作为高位触发器的触发条件；异步减法电路：低位输出的上升沿作为高位触发器的翻转条件；同步加法电路：所有低位输出原态之与作为高位的输入信号；同步减法电路：所有低位输出反态之与作为高位的输入信号。因此，一般异步每个触发器转换为T触发器，若是同步，除低位外，每个触发器一般转换成T触发器。以上总结，让同学们作为一种常识先记住，再进行反复练习，效果很好。这样，可以进一步强化对知识的理解，提高学生实际能力。
