《第五章8088的总线操作和时序微机原理第2版课后答案2》由会员分享，可在线阅读，更多相关《第五章8088的总线操作和时序微机原理第2版课后答案2（6页珍藏版）》请在金锄头文库上搜索。
1、名师归纳总结 精品word资料 - - - - - - - - - - - - - - -第五章8088 的总线操作和时序本章内容主要介绍8088 执行指令的三种周期，以及它们之间的区分和相互联系，在此 基础上结合8088 芯片引脚信号的功能分别介绍最小、最大组态下三总线信号在这些典型的总线周期中显现的时间关系；5.1 重点与难点本章的学习重点包括8088 芯片外部的三总线结构，最大组态与最小组态的基本配置，总线掌握器8288 在最大组态配置中的作用，在最大组态系统或最小组态系统中的时序协作问题；3.1.1 8088的工作周期在微型机系统中，CPU的操作都是在系统主时钟CLK 的掌握下按节拍有
2、序进行的；CPU 执行一条指令的时间（包括取指令、 指令译码和执行该指令所需的全部时间）称为一个指令 周期；把通过外系统总线对储备器或I O端口进行一次读写操作的过程称为总线周期，T 状态就是CLK 时钟周期；一个指令周期由如干个总线周期组成；每个总线周期通常包含4个 T 状态，即Tl 、T2、T3、T4；在 T1 状态， CPU往地址 / 数据复用总线（AD7 0）和地址 / 状态复用总线（ A19 16/S 63）上发地址信息；在T2 状态 ,从地址 / 数据总线和地址/ 状态总线上撤 消地址信息 , 并使地址 / 数据总线成为高阻态, 为传送数据信息作预备；与此同时,从地址 /状态总线的
3、输出4 位状态信息；在T3 状态 ,地址 / 状态总线连续输出状态信息,地址 / 数据总线用于传送数据信息；在储备器或外设不能准时地协作CPU传送数据时 ,它们可以向CPU 恳求 ,在 T3 周期之后插入一个或多个等待状态Tw；在 T4 状态 ,一个总线周期终止；在一个 总线周期中， A15 8 始终输出地址信息； 假如一个总线周期之后,不立刻执行下一个总线周期, 那么系统总线就会处于闲暇状态Ti,执行闲暇周期；3.1.2 8088的总线操作1 8088 芯片引脚构成及在最大最小组态下的意义；8088 的 芯片引脚可分为两种：与工作模式无关的和与工作模式有关的；与工作模式相关的包括24 31、
4、33、34 脚；最小组态工作模式下，系统中只有一个8088微处理器，全部的总线掌握信号直接由8088 CPU 产生； MN（引脚33）连至电源 , IO/用以区分是储备器拜访仍是I/O拜访；作为CPU在写操作时输出的一个选通信号.是 CPU输出的中断响应信号；ALE 是地址锁存答应信号；DT/是数据发送接收信号，用以确定数据传送的方向；为数据答应信号；HOLD是系统中别的总线主设备要求占用总线时，向CPU 发出的总线恳求信号；HLDA为 CPU向外输出的总线恳求响应信号，是系统状态信号， 与 IO/线和 DT/ 线一起，反映现行总线周期的状态；最大组态工作模式下， 系统中可以包含有多个微处理器
5、， 适用于构成较大规模的微机系统或多处理器微机系统；包含一个总线掌握器 8288，由 CPU向总线掌握器供应总线周期状态信号：、，然后总线掌握器对 CPU的状态信息进行综合译码，产生全部总线掌握信号去 第 1 页，共 6 页 - - - - - - - - -名师归纳总结 精品word资料 - - - - - - - - - - - - - - -掌握总线；此时， MN接地， 8088 就处在最大组态，此时、经过8288 总线掌握器进行 状态译码和命令输出， 产生有关储备器拜访或I/O 拜访的总线周期和所需要的掌握信号；/ ，/ 都是恳求 / 答应引脚， 是由外部的总线主设备恳求总线并促使CP
6、U在现行总线周期终止后让出总线用的；有效时，系统中别的总线主设备不能获得对总线的掌握；QS1、QS0 供应一种状态答应外部追踪8088 内部的指令队列；HIGH 在最大组态时始终为高电平；仍有一些与工作方式无关的引脚；AD70 是地址数据分时复用线；A158 是高 8 位地址线； A 19 l6 /S 6 3 是地址 / 状态分时复用线；为读选通信号；READY是预备就绪信号；INTR 是可屏蔽中断恳求信号；是检测输人信号，是由“Wait ”指令来检查的；NMI 为非屏蔽中断输人信号； RESET是复位输入信号，它引起处理器立刻终止现行操作；CLK 是时钟输入信号，供应了处理器和总线掌握器的定
7、时操作；Vcc 是电源脚； GND是接地线；2 8088 的最小组态系统与时序在最小组态系统中，除8088 CPU、储备器、 I/O 接口外，仍包含8284 时钟发生器、地 址锁存器8282 8283 及 8286 8287 总线收发器；全部的总线掌握信号如IO/ 、 ALE、DT/、等均由CPU直接产生；8088 CPU 的地址 / 数据总线（ AD70 ）和地址 / 状态总线（ A1916 /S 6 3）是分时复用总线， 即 CPU在与储备器或I/O端口进行数据交换时，总是在T1 状态第一送出拜访储备器或I/O 端口的地址信息，随后又用这些引脚来传送数据和状态信号；8088 CPU利用 T
8、1 状态中的ALE 信号的下降沿将地址锁入地址锁存器中；最小组态下，储备器读周期时序是这样的；第一IO/ 信号在Tl 状态开头后就变为低， 表示与储备器通信；其次，从Tl 状态开头，A l9 0 显现的信号是20 位地址信号， ALE 在 T1状态把地址信息锁存到地址锁存器中，在T2 状态， A19 16 线上显现的地址信号变为状态信号S6 3；在 T2 状态 AD70 转为高阻态， 为以后读人数据作好预备；在 T2 状态信号起变为有效（此时信号为无效），用以掌握数据传送的方向；由地址信号经过译码，找到指定的储备单元，在 T3 状态，指定单元的内容显现在数据线上；由于进行的是读操作，与总线收发
9、器有关的掌握信号， DT/ 应为低电平，另一掌握信号也在T2 状态开头有效；8088 CPU在 T4 状态的前沿（下降沿）采样数据线，猎取数据；当使用的储备器（或外设）工作速度较慢，不能满意上述基本时序的要求，就可用一个READY信号的产生电路，使8088 在 T3 状态 T4 状态之间插入Tw状态，来解决8088 与储备器或外设之间的时间协作问题；储备器写周期时序是这样的；第一也要有IO/ 信号，表示是进行储备器操作；其次要有 写入储备单元的地址，以及ALE 信号；不同的是要写入储备器的数据，在T2 状态，也即当16 位地址线A15 0 已由 ALE 锁存后， CPU就把要写入的8 位数据放
10、至AD7 0 上了；写操作下， 由信号来代替信号，它在 T2 状态开头有效； 实现写操作时， DT/ 应为高电平； 8088 在 T4 状态，使掌握信号变为无效，T4 开头对储备器的写入过程已经完成； 第 6 页，共 6 页 - - - - - - - - -8088 与外设传送数据的时序，与CPU同储备器之间的时序，几乎完全相同，只是IO/信号应为高；3 8088 的最大组态系统与时序最大组态系统配置与最小组态系统配置相比，最主要的区分是增加了一个总线掌握器8288 和一个总线仲裁器8289 ；8088 CPU 输出的状态信号、，同时送给8288 和 8289，由8288 将 CPU的状态信
11、号转换成CPU系统所需要的总线命令和总线掌握信号；对储备器和I/O端口进行读写的信号、对地址锁存器8282 和总线收发器8286 的掌握信号， 以及中断掌握器8259 的掌握信号； 由总线仲裁器8289 对系统多个处理器提出的共享总线资源的要求进行裁决；在最大组态下8088 的基本总线周期仍由4 个 T 状态组成；在T1 状态， 8088 发出 20 位地址信号，同时送出状态信号、信号给8288 总线掌握器； 8288 进行译码，产生相应的命 令和掌握信号输出；8288 在 T1 期间送出地址锁存答应信号ALE，将 CPU输出的地址信息锁存至地址锁存器中，再输出到系统地址总线上；在T2 状态，
12、 8088 开头执行数据传送操作，8088 内部的多路转换开关进行切换，将地址/ 数据线AD70 上的地址信息撤消，切换成数据总线，为读写数据作预备；8288 发出数据总线答应信号DEN和数据发送 / 接收掌握信号DT/ ，答应总线收发器工作，使数据总线与8088 的数据线接通，并掌握数据传送的方向；同样，把地址 / 状态线 A19 16/S 63 切换成与总线周期有关的状态信息，指示如干与周期有关的情形；在 T3 周期开头的前沿 （时钟下降沿） ，8088 采样 READY线；假如 READY信号有效 高电平 ， 就在 T3 状态终止后进入 T4 状态；在 T4 周期开头的时钟下降沿， 把数
13、据总线上的数据读入 CPU 或写到地址选中的储备单元；在 T4 状态， 8088 完成数据传送，状态信号、变为无操作的状态；在此期间，8088 终止总线周期，复原各信号线的初态，预备执行下一个总线周期；3.2 例题解析1假定某CPU的时钟频率为5MHz，那么一个基本的总线周期为多长时间？答：一个基本的总线周期由4 个 T 状态组成，而每一个 T 状态就是时钟周期的长度，8088的时钟频率为5MHz，故一个T 状态为 200ns ，所以一个基本的总线周期为800ns； 2 8088 如何解决地址线和数据线的复用问题？ALE何时处于有效状态？有效时起什么作用？答：8088 CPU 的地址 / 数据
14、总线（ AD7 0）和地址 / 状态总线（ A19 16 /S 6 3）是分时复用总线，CPU 在与储备器或I/O端口进行数据交换时，总是在T1 状态第一送出要拜访的储备器或I/O端口的地址信息，随后又用这些引脚来传送数据和状态信号，而在对储备器或I/O 端口进行读写操作时，在整个读写总线周期内地址不应有变化；因此，就必需在总线周期 T1 状态先将地址锁存起来，以便在读写总线周期内保持地址稳固；8088 CPU 利用 T1状态中的 ALE信号的下降沿将地址锁入地址锁存器中；ALE：地址锁存答应信号；高电平有效； 用于将地址选通到地址锁存器；在下跳沿中发生锁存，用来将8088 输出的地址码打人地址锁存器；3. 分析 8088 CPU 最大方式下的读/ 写操作时序；答：在最大组态下8088 的基本总线周期仍由4 个 T 状态组成；在 T1 状态， 8088 发出 20 位地址信号，同时送出状态信号、信号给8288 总线掌握器；8288 对、进行译码，产生相应的命令和掌握信号输出；8288 在 T1 期间送出地址锁存答应 信号 ALE，将 CPU 输出的地址信息锁存至地址锁存器中，再输出到系统地址总线上；在T2 状态， 8088 开头执行数据传送操作；此时，8088 内部的多路转换开关进行切换，将地址/ 数据线 AD7 0 上的地址信息撤消，切换成数据总
