《中值滤波的算法及其FPGA实现》由会员分享，可在线阅读，更多相关《中值滤波的算法及其FPGA实现（4页珍藏版）》请在金锄头文库上搜索。
1、版权归EDACN论坛Kindfree所有，请勿转载!中值滤波的算法及其FPGA实现一中值滤波的算法思想中值滤波属于非线性空间滤波。用中值滤波去除图像中的椒盐噪声，效果显著。其算法如下：（以3X3模板为例）步骤1以某一像素点为中心点，将英周围邻域内的8个像素点及英本身取出，如图所示:、佃贬绘的址字詛惯阵3x3模板特处遅的中心愎第点步骤2将収出的9个像素数据按大小进行排序，排在中间位置的像素数据就是待处理的中 心象素点所对应的进行中值滤波处理后的像素数据。二FPGA实现总体框架：中倩涯枚樓块使用FPGA实现中值滤波同样分为两步。步骤1同时获取待处理点周圉邻域的8点及其本身在内的九个像素点。由于硬件
2、中图像数据是以数据流的方式传输，一个时钟周期传输一个像素数据。如何实现在 同一个时钟周期内同时获取到9个像素点，是关键问题。通常采用行缓冲的方式来实现。比 如，要获得的9个像素数据分别在相邻的3行内，可以用两个行缓冲器（fifo）先分别存储 前两行，等到笫三行数据到來时，再同时从笫三行及前两个缓冲行内读収数据。这样就保证了每行内的三点数据是同时获取的。然后再分别对获取到的各行内的三点数据进行分级寄 存，在恰当的延吋之后，便可将各行三点数据同吋取出。结构图如下所示：图煤存储区行延时的目的是将三行数据在时间上对齐，使能对三行数据同时获取；列延时的目的是将从各行获取的像素数据进行列对齐之后，再输出；
3、注意：对fifo进行读取控制时，先是对齐进行写入，写满Z后，在下一个有效行到来Z前的 一个周期对其进行读取；下一周期到来时，开始写入，此时，读、写同时进行。这样做是为 了避免向被写满了的fifo中继续写入数据。步骤2对上步获得的9点像素值进行排序，选出中间位置的数据输出。输出结果即为待滤 波的像素点进行中值滤波处理后的结果。排序的工作主耍是通过数值比较器来完成的。方法如下：总共进行19次比较。为了保持数据的同步性（让同一个模板的9个数据时序对齐），比较器 用同步电路完成，在同一个时钟周期内，没有参与比较的数据通过延时后，再与参与比较的数据同时进入下一时钟周期。上图所对应的电路模块如下图所示:像
4、素数据datajnl data_in2low highdatajn jrs data_outPl P2P3P4P5P6P7P8P9、Z b SbM A 感 i -1铲筲护*7一-Z.Median P1-P9中值产生过程x l弟二土阿殊网期晅个时册期 rrat时丽丽Tir：7it时讎丽rjSAWWOlJ筑爪不时河丽u第九不时tw期】需要注意的问题：由于中值滤波要选取3X3的模板才能完成一个像素点的运算，对于一幅 图像中的上、下、左、右最外面一圈像素，无法生成3X3的模板。真正能够处理的像素点 是从笫二行笫二列的像素点开始的，如下图黄色区域覆盖的像素才是能够用中值滤波处理的 像素点。、 、 、 、 、一幅原始的数字图像阵 对于未覆盖的部分，有儿种处理的方法：(1) 对原始图像的边缘进行延拓，比如一幅512X512的图像，可以先拓展成514X514的 图像，然后再进行中值滤波处理。拓展的方法也有几种，比如周期延拓，対称延拓，或直接 用0來填充拓展的区域。这种方法比较适合用软件来实现。(2) 对图像边界处的图像数据进行保留，不加处理。(3) 将图像边界处的图像数据一律置0。其中2, 3比较适合硬件实现。这就要求要对图像数据进行行列计数。当待处理的像素数据 处于笫1行、笫512行、第1列或第512列时，不进行中值处理，而直接将其输出，或置0。
