《基于fpga的帧同步的仿真和设计》由会员分享，可在线阅读，更多相关《基于fpga的帧同步的仿真和设计（39页珍藏版）》请在金锄头文库上搜索。
1、Tianjin University of Technology and Education毕业论文专 业：电气技术教育班级学号：0201 -36学生姓名：童萌指导教师：李韶远讲师二OO七年六月天津工程师范学院本科生毕业论文基于FPGA的帧同步的仿真和设计The simulation and design with FPGAfor the framers synchronization专业班级：电气0201学生姓名：童萌指导教师：李韶远讲师系 别：0动化工程系2007年6月摘 要随着网络的普及和发展，对数据的传输标准也在随之不断的提高。这就在数据的控制 问题上提出了更大的要求。在数字信号中，数
2、据一般都是以帧结构存在的，各个时隙 的位置可以根据帧定界信号加以识别。因此在数字通信网中，帧同步是同步复接中最重耍的部分，它包括帧同步码的产生和帧同步码的识别。文中介绍了二分杳找法的工作原理及帧同步的实现过程。在研究运算规则的同时，根 据国际光互联论坛制定的甚短距离光传输标准对三种不同的奔找方案进行了比较，最 终选择二分查找法作为实践对象。其中，基本结构设计上采用了六级并行计算模式, 再根据具体步骤制定帧同步的流程阁，并以Altera公司幵发的EDA工具QuartusII作 为编译、仿真平台，完成了帧同步的硬件语言描述，从而达到了对数据结构中帧定界 的查找目的。通过对仿真测试和对输出波形的理论
3、分析，证明程序工作正常、方法行 之有效，可以满足相关标准及使用要求，并在速度、准确率体现了二分査找算法的优越性。关键字：帧定界；帧同步码；FPGA；甚短距离光传输ABSTRACTAlong with the universality and developments of the network，the datas deliveringstandards was also in the immediately continuous exaltation. This put forward thegreater request on the control problem of the data
4、. In digital signal, the datainvariably existed with the structure of framer, and the each position of the timepartition could be located with framer Delimitation. Therefore, in the digital connecting system，the framers synchronization was the most important part, and itincluded the creation and ide
5、ntification of the framers synchronization code.The essay introduces working principle of the seeking law and the realization offrame synchronization. When research operation is regular，with the standard ofvery short reach which is made by optical international forum to compare the three different s
6、eeking schemes, eventually select the dividing-seeking is practice object.In which, on basic structural design has adopted 6 level parallel calculations pattern， establish the flow chart of frame synchronization again according to specific step， and with the EDA tool of Altera companys development Q
7、uartus II action compileand emulate platform, have completed the hardware language of framersynchronization describe，so have reached the delimiter seeking purpose in datastructure. Through the emulation test and the theoretical analysis for export waveform, proof program work is normal，has effective
8、 method，can satisfy relative standard and use to ask，and has embodied the voluntarily optimizefunction in the process.Key words: framer Delimitation； the framers synchronization code； FPGA； VSR1绪论11. 1 SDH与帧同步概述1 1.2 FPGA现状与发展 2 1.3论文内容介绍2 2帧同步42. 1引言42.2帧数据结构42.3数据传送 42.3.1发送方向的数据传送42.3.2接收方向的数据传送5
9、2. 3.3 0C-192帧至数据通道映射52.4 VSR帧同步63算法原理83. 1引言 83.2 0C-192帧同步模块功能描述83.3帧对齐方案83. 3.1常见帧对齐方案概要8 3.3.2帧对齐电路结构性能分析113. 3.3 0C-192帧同步模块总体电路结构11 4设计与实现12 4.1研宂背景与语言工具简介124. 1. 1 FPGA 概述 124. 1.2 Verilog HDL 语言简介 124. 1. 3 Quartus II仿真环境简介 13 4.2帧冏步算法的设计14 4. 2.1模块设计144. 2.2设计仿真195结论226参考文献237附录247.1基于Veril
10、og 11DL语言的实体整体描述247.2二分查找法原理仿真阁298致谢30英文资料及中文翻译1绪论1.1 SDH与帧同步概述1986年CCITT （现在的ITU-T）以美国的同步光网络（SONET）为基础开始制 定SDH标准。此后陆续通过了一系列关于SDH的建议，到目前为止己形成了一个完整的全球统一的光纤数字通信标准。SDH传输网具有以下优点：（1）全球通用的光接口标准；（2）次到位的同步复用方式使传输系统的硬件品种、数量减少；（3）可以简单地升级到更高的速率等级；（4）有丰富的开销可供网络管理使用，具有强有力的标准化网管功能；（5）具有承载诸如ATM （异步传输模式）的能力。SDH/SON
11、ET被定义为一些由SDH/SONET网络部件组成的网络。这些形成同步的数 字传输、复接、分接和互联。已有全球通用的网络节点接（NNI），从而简化了信号 的互通以及信号的传输、复用、交叉连接和交换过程。同时己有一套标准化的信息结 构等级即同步传输模块STM,并具有一种块状帧结构，安排了丰富的开销比特用于 网络的运行、管理和维护;基木的络部件有终端复用器（TM）、分插复用器（ADM） 和同步数字交叉连接设备（CSDXC）等，其功能各异，但都冇统一的光接口，能够在 基本光缆上实现横向兼容，允许不止一家设备在光路上互通；已有一套特殊的复用结 构，允许PDH和SDH等信号都能进入其帧结构，因而具有广泛的
12、适应性；大量采用 软件进行网络配置和控制，使得新功能和新特性的增加比较方便，适应将来的不断发展。随着Internet和SDH/SONET的不断发展，使得越来越多的采用光互联的电信设备放 置于同一大楼甚至同一机房A，在这些短距离光互联采用标准SDH/SONET接口器件成本较高，局域网内短距离采用甚短距离光互联系统（VSR）将大大降低成本。 VSR-4是OIF （Optical Internetworking Forum光互连论坛）制定的一套协议。这种 VSR接U使用OC-192速率和格式，速率为10Gbit/s与长距离接U不同，这种应用不 需要一定使用OC-192信号在网络组件间串行传输，而可以
13、把信号映射到一些并行通 道里传输（在数根光纤或者单根多模光纤上传输），同时一也可以使用多种光纤和波长。OIF在研究了多种可能的接口后，制定了 4种OC-192 VSR协议标准。VSR采用SDH/SONET帧的接口，用并行光技术来取代昂贵的串行互联，使业务提 供者可以低成木有效地解决客户在入网点内部传送STM-64/OC-192帧格式数据。VSR 传输设备用由12只850nm垂直腔面发射激光器（VCSEL）组成的激光器阵来代替传统的串行单激光器接门传输10Gbit/s数据。同步是通信系统中一个重耍的实际问题。数字通信中的消息数字流总是用若干码元组 成一个“字”，乂用若干“字”组成一“句”。因此，
14、在接收这些数字流时，必须知道 这些“字”、“句”的起止时刻，在接收端产生与“字”、“句”起止时刻相一致的定 时脉冲序列，称为“字”同步和“句”同步，统称为帧同步或群同步。可以说，在同 步通信系统中，“同步”是进行信息传输的前提，这就要求同步系统应有高的可靠性。为了更加有效地利用信道，将低速数据合成一路高速数据传输，为了保证接收端能和 发送端一致，必须有一个帧同步系统以实现发送端和接收端的帧同步。实现帧同步的 基本方法是在发送端循环地插入帧同步码组，接收端通过检测该帧同步码组以达到帧 同步。峭同步系统是由发送端的帧同步码组产生电路和插入电路以及接收端的帧同步电路所组成，而帧同步电路的结构对同步性
15、能的影响是主要的。1.2 FPGA现状与发展过去，通常使用电路原理阁来实现群同步算法，如：逐比特移位法和预置启动搜索法, 设计都较复杂，要求设计者有丰富的硬件电路设计经验，要很熟悉器件的结构及功能, 设计时间较长，维护工作也很网难。木文使用Verilog HDL语言编写程序代码，经过 综合、仿真和优化等过程，最终将产生的门级网络表用开发工具自动写入到芯片中， 以代替传统原理图来实现群同步算法，主要原因有：Verilog HDL具有强大的语言结 构，是一种集设计、模拟、综合为一体的标准硬件描述语言，设计灵活，可以用模拟 器来验证程序的功能和时序的正确性；不要求设计者非常熟悉器件的内部结构，使得 设计者可以集中精力从事设计构思；Verilog HDL程序可读性较好，可以在各EDA 平台上运行，具有良好的可移植性和维护性；Verilog HDL的设汁可以与工艺无关。FPGA/CPLD是20世纪90年代发展起来的大规模可编程逻辑器件，随着EDA技术 和微电子技术的进步，FPGA的时钟延迟可达到ns级，结合其并行工作方式，在超 高速、实时测控方面有非常广阔的应用前景；并J1FPGA具有高集成度、高可靠性， 几乎可以将整个设计系统下载于同一芯片中，实现所谓片上系统，从而大大缩小其体 积，因此以FPGA/CPLD为代表的可编程逻辑器件受到了世界范围内广大电子设计工 程师的普遍欢迎，应
