《电子系统设计课件7.4 单片机和FPGA并行总线接口设计》由会员分享，可在线阅读，更多相关《电子系统设计课件7.4 单片机和FPGA并行总线接口设计（7页珍藏版）》请在金锄头文库上搜索。
1、7.4单片机与FPGA的并行总线接口设计贾立新jlxzjut.edu 1.原理框图三态缓冲器SPI接门并行存放器片选信号A7A0JLD7D0 RD WR地址译码器地址锁存器FPGANOE NWE高位 NADV AD7:0 地址单片机最小系统在设计单片机和fpga接口时，应遵循以下步骤：(1) 理解单片机并行总线接口的读写时序。(2) 确定单片机与FPGA接口中应包括哪些信号线。(3) 地址锁存器的设计。(4) 地址译码器的设计。2.地址锁存器设计module DLATCH3(CLK,D,Q);D LATCHND1D2D3D4D5D6D7D8OE74373Q1Q2Q3Q4Q5Q6Q7Q8inpu
2、t CLK;input 2:0D; output reg 2:0Q; aIways(CLK or D) beginif(CLK=0)Qv=D;end ADO.：5 ADI . ： ：*AD2 ：ADJ . ：AD4 . ：AD5 . ：. ：ADZ .endmodule3 .地址译码器设计欢毛|一於CS CS.74139741393.地址译码器设计例1:假设STM32F407单片机需要向一个8位存放器写数据，其逻辑 图如下图，根据并行总线的时序图，判断能否正常工作。A17A16Ng应该用或3应该加反相器:g,(=AADO- v A01- adT 03；AD5FXr74273D1Q1D2Q2D3Q3AQ405Q5D6Q6D7Q7D8Q8CLRNCLKOCTAL D-FFADO- v AD4-adTAD5- adT a5T74373nininoU I02E03wwr4Q405Q5D606D7Q7QO08L/VOEMG5 D LATCH:J 加.7.A2A3.：.
