EDA/SOPC技术实验讲义第一版(2008) 杭州康芯电子有限公司www.kx-配套资料使用说明一、 设备配件1、 电源线一根2、 25芯并口下载线一根3、 十芯JTAG口线一根4、 USB下载线一根5、 USB下载器一个6、 RS232串口线一根7、 单口红色小线若干根8、 配套讲义一本二、 配套资料使用使用说明为了使您更好更快地了解和使用本公司产品，本公司特录制了音像资料，在这里做相关说明：1、 本公司EDA/SOPC产品的主系统主要GW48－PK2S/PK3/PK4,适配板GWAC6/AC12/GW2C35等,如您定购的设备主系统型号是GW48-PK3,适配板地的型号是GWAC6，那么给您提供的光盘里文件夹：GW48-PK3+1C6_12;2、 在每个主文件夹有如下文件：l 在您对本公司产品还不了解，可以打开“系统特色及功能说明”；l “EDA＿BOOK3_FOR_1C6(或2C5)”文件夹是科学出版社出版的《EDA实用教程》配套例程，每个配套例程都有音视或PPT说明；l 如您设备计算机组成原理，那么”CT_BOOK1_FOR_1C6_12(或2C35)”就是《现代计算机组成原理》教材的配套例程；l “原理图”文件夹里的文件主要是是设备主系统及适配板的原理图，包括1C6/2C35/ADDA/SRAM/FLASH等。
l 在“A_FILE”文件夹里，包括所有设备上液晶的使用手册和技术参数；如您的设备配有“DDS函数发生器”模块，此模块具体使用说明在此文件夹里， “Guagle.wave”是任意波生成器软件，在使用“DDS函数发生器”可使用到此软件l 本公司每套设备都配有经典演示示例，具体演示文件及说明在“系统经典示例及说明”文件夹里 3、 改进后的设备PK2S/PK4可增配全数字DDS函数发生器模块，这给需要此功能的用户带来了3、 如您想对QuartusII软件及康芯GW48系列EDA设备快速的了解，可以打开“软硬件操作流程_实验1计数器”文件夹，里面详尽地介绍了从软件建工程—仿真－锁定引脚-硬件下载测试等一系列操作方法4、 为了使您对VHDL语法讲解方便，本公司专门录制了VHDL培训音视资料，具体在文件夹”康芯EDA_VHDL培训音视资料”文件夹里目 录 第一章 实验系统概要说明 一、GW48教学实验系统原理与使用介绍……………………………………..二、实验电路结构图数明三、实验电路结构图四、超高速A/D、D/A板GW_ADDA说明五、步进电机和直流电机使用说明六、SOPC适配板使用说明七、GWX400适配板简要说明八、GW48CK/PK2/PK3/PK4 系统万能接插口与结构图信号/与芯片引脚对照表第二章 软硬件操作流程2.1 十进制计数器流程2.1.1 建立工作文件 252.1.2 创建工程 262.1.3 编译前设置 272.1.5 时序仿真 292.1.6 引脚设置和下载 302.1.7 配置文件下载 312.1.8 编程配置器件 32第三章 EDA_VHDL实验/设计与电子设计竞赛 1-1、 应用QuartusII完成基本组合电路设计 1-2. 应用QuartusII完成基本时序电路的设计6 1-3. 设计含异步清0和同步时钟使能的加法计数器7 1-4. 7段数码显示译码器设计8 1-5. 8位数码扫描显示电路设计9 1-6. 数控分频器的设计10 1-7. 32位并进/并出移位寄存器设计10 1-8. 在QuartusII中用原理图输入法设计8位全加器11 1-9. 在QuartusII中用原理图输入法设计较复杂数字系统11 1-10. 用QuartusII设计正弦信号发生器13 1-11. 8位16进制频率计设计16 1-12. 序列检测器设计16 1-13. VHDL状态机A/D采样控制电路实现18 1-14. 数据采集电路和简易存储示波器设计19 1-15. 比较器和D/A器件实现A/D转换功能的电路设计20 1-16 移位相加硬件乘法器设计24 1-17 采用流水线技术设计高速数字相关器24 1-18 线性反馈移位寄存器设计25 1-19 乐曲硬件演奏电路设计28 1-20 乒乓球游戏电路设计32 1-21 循环冗余校验(CRC)模块设计33 1-22. FPGA步进电机细分驱动控制设计(电子设计竞赛赛题)34 1-23. FPGA直流电机PWM控制实验35 1-24. VGA彩条信号显示控制器设计37 1-25. VGA图像显示控制器设计37 1-26. 清华大学学生基于GW48PK2系统VGA图像显示控制器设计示例5则38 1-27. 直接数字式频率合成器(DDS)设计实验(电子设计竞赛赛题)39 1-28. 嵌入式锁相环PLL应用实验41 1-29. 使用嵌入式锁相环的DDS设计实验（200MHz超高速 DAC的PLL测试42 1-30. 基于DDS的数字移相信号发生器设计(电子设计竞赛赛题)45 1-31. 采用超高速A/D的存储示波器设计(含PLL,电子设计竞赛赛题)46 1-32. 信号采集与频谱分析电路设计(电子设计竞赛赛题)46 1-33. 等精度数字频率/相位测试仪设计实验(电子设计竞赛赛题)48 1-34. FPGA与单片机联合开发之isp单片机编程方法49 1-35. 测相仪设计(电子设计竞赛赛题)50 1-36. PS/2键盘鼠标控制电子琴模块设计50 1-37. PS/2鼠标与VGA控制显示游戏模块设计50 1-38. FPGA_单片机_PC机双向通信测频模块设计50 1-39. 10路逻辑分析仪设计(电子设计竞赛赛题)51 1-40. IP核：数控振荡器NCO应用设计52 1-41. IP核：FIR数字滤波器应用设计53 1-42. IP核：FFT应用设计53 1-43. IP核：CSC VGA至电视色制互转模块应用设计54 1-44. IP核：嵌入式逻辑分析仪SignalTapII调用55 1-45. USB与FPGA通信实验105 第五章 液晶接口实验105 5-1 GDM12864A液晶显示模块接口开发111 5-2 HS162-4液晶显示模块与单片机的接口114 5-3 G240-128A液晶显示模块的接口115 第六章 CPU及其结构组件设计实验115 6-1 复杂指令CPU设计122 6-2 8051/89C51单片机核于FPGA中实现实验124 第七章 模拟EDA实验124 7-1 模拟EDA实验及其设计软件使用向导（PAC _Designer使用）124 7-2 基于ispPAC80的5阶精密低通滤波器设计126 7-3 基于ispPAC10的直流增益为9的放大器设计GW48 EDA/SOPC实验系统概要说明说明第一节 GW48教学实验系统原理与使用介绍一、GW48系统使用注意事项 (用户必读！！！)l 闲置不用GW48系统时，必须关闭电源！！！ l 在实验中，当选中某种模式后，要按一下右侧的复位键，以使系统进入该结构模式工作。
注意此复位键仅对实验系统的监控模块复位，而对目标器件FPGA没有影响，FPGA本身没有复位的概念，上电后即工作，在没有配置前，FPGA的I/O口是随机的，故可以从数码管上看到随机闪动，配置后的I/O口才会有确定的输出电平l 换目标芯片时要特别注意，不要插反或插错，也不要带电插拔，确信插对后才能开电源其它接口都可带电插拔请特别注意，尽可能不要随意插拔适配板，及实验系统上的其他芯片l 未用到+/－12V时，请务必把右上角的开关关闭，指示灯亮时开，不亮时关康芯GW48系列EDA设备较以前有较大的改进，每个型号详细说明在提供的关盘“系统特色及功能说明”文件夹里使用实验系统前，查阅此文件夹.以下将详述GW48系列SOPC/EDA实验开发系统（GW48-PK2/PK3/PK4）结构与使用方法，对于这3种型号的共同之处将给予说明l Multi-task Reconfiguration电路结构（多功能重配置结构）该电路结构能仅通过一个键，完成纯电子切换（有的产品只能通过许多机械开关手动切换）的方式选择十余种不同的实验系统硬件电路连接结构，大大提高了实验系统的连线灵活性，但又不影响系统的工作速度（手工插线方式虽然灵活，但会影响系统速度和电磁兼容性能，不适合高速FPGA/SOPC等电子系统实验设计）。
该系统的实验电路结构是可控的即可通过控制接口键，使之改变连接方式以适应不同的实验需要因而，从物理结构上看，实验板的电路结构是固定的，但其内部的信息流在主控器的控制下，电路结构将发生变化---重配置这种“多任务重配置”设计方案的目的有3个：1、适应更多的实验与开发项目；2、适应更多的PLD公司的器件；3、适应更多的不同封装的FPGA和CPLD器件系统板面主要部件及其使用方法说明如下以下是对GW48系统主板功能块的注释 “模式选择键”：按动该键能使实验板产生12种不同的实验电路结构这些结构如第二节的13 张实验电路结构图所示例如选择了“NO.3”图，须按动系统板上此键，直至数码管“模式指示”数码管显示“3”，于是系统即进入了NO.3 图所示的实验电路结构附图1.1 GW48 EDA系统的标准插座及不同公司二次开发信号图l FPGA/CPLD万能插口这是一块插于主系统板上的目标芯片适配座对于不同的目标芯片可配不同的适配座可用的目标芯片包括目前世界上最大的六家FPGA/CPLD厂商几乎所有CPLD、FPGA和所有ispPAC等模拟EDA器件每个脚本公司已经定义标准化，第七节的表中已列出多种芯片对系统板引脚的对应关系，以利在实验时经常查用。
l ByteBlasterMV编程配置口：此口有三个用途：1、在对适配板FPGA/CPLD进行编程时，用十芯线板此口和适配板的“JTAG”口相连2、如果要进行独立电子系统开发、应用系统开发、电子设计竞赛等开发实践活动，首先应该将系统板上的目标芯片适配座拔下（对于Cyclone器件不用拔），用配置的10芯编程线将“ByteBlasterMV”口和独立系统上适配板上的“JTAG”10芯口相接，进行在系统编程，进行调试测试ByteBlasterMV”口能对不同公司，不同封装的CPLD/FPGA进行编程下载3、对isp单。