数字电路小系统的设计实验 实验3.3 数字电路小系统设计 （6学时分2次完成） 钟表的数字化给人们生产生活带来了极大的方便，而且大大地扩展了钟表原先的报时功能，在定时控制、定时检测等方面也有广泛应用 一、实验目的 设计一个包含脉冲波形产生、计数、译码、显示及控制逻辑等部件的数字，并在面包板上实现 二、实验思路和实验前准备 1．熟悉译码器的逻辑功能 一个译码器是将输入确定位数二进制代码的不同组合“翻译”成不同的对应输出信号常用的译码器有教材上介绍的3－8译码器74LS138，即输入有3位二进制，其对应的8种组合分别与一个输出对应，其逻辑符号如图3.3.1当所有74LS138的输入控制端有效时，输出与输入最小项的对应关系是i i m Y （i ＝0，1，…7）因此教材中已经介绍了它可以实现多输出逻辑函数 但在数字系统的设计中，译码器的另一个更为重要的作用是地址译码，也就是说，译码器将A 0、A 1、A 2输入的三位地址“翻译”成8个输出信号，A 0、A 1、A 2的一个确定值仅对 应 有一个输出为低电平有效。
一般在数字计算机系统中，译码器的这8个输出信号分别接到其它器件的片选端CS （Chip Select ），其上的横线代表片选信号是低电平有效，即低电平选中该芯片，它就可以与计算机通信数据因此74LS138的8个输出最多可以连接8个计算机外设 图3.3.1 74LS138逻辑符号图 图3.3.2 IBM —PC/XT 系统主板 I/O 接口地址译码电路 实验3.3 数字电路小系统设计 （6学时分2次完成） 钟表的数字化给人们生产生活带来了极大的方便，而且大大地扩展了钟表原先的报时功能，在定时控制、定时检测等方面也有广泛应用 一、实验目的 设计一个包含脉冲波形产生、计数、译码、显示及控制逻辑等部件的数字，并在面包板上实现 二、实验思路和实验前准备 1．熟悉译码器的逻辑功能 一个译码器是将输入确定位数二进制代码的不同组合“翻译”成不同的对应输出信号常用的译码器有教材上介绍的3－8译码器74LS138，即输入有3位二进制，其对应的8种组合分别与一个输出对应，其逻辑符号如图3.3.1。
当所有74LS138的输入控制端有效时，输出与输入最小项的对应关系是i i m Y （i ＝0，1，…7）因此教材中已经介绍了它可以实现多输出逻辑函数 但在数字系统的设计中，译码器的另一个更为重要的作用是地址译码，也就是说，译码器将A 0、A 1、A 2输入的三位地址“翻译”成8个输出信号，A 0、A 1、A 2的一个确定值仅对 应 有一个输出为低电平有效一般在数字计算机系统中，译码器的这8个输出信号分别接到其它器件的片选端CS （Chip Select ），其上的横线代表片选信号是低电平有效，即低电平选中该芯片，它就可以与计算机通信数据因此74LS138的8个输出最多可以连接8个计算机外设 图3.3.1 74LS138逻辑符号图 图3.3.2 IBM —PC/XT 系统主板 I/O 接口地址译码电路 。