ibis模型及其应用讲解

上传人:第*** 文档编号:99102010 上传时间:2019-09-17 格式:DOC 页数:13 大小:4.21MB
返回 下载 相关 举报
ibis模型及其应用讲解_第1页
第1页 / 共13页
ibis模型及其应用讲解_第2页
第2页 / 共13页
ibis模型及其应用讲解_第3页
第3页 / 共13页
ibis模型及其应用讲解_第4页
第4页 / 共13页
ibis模型及其应用讲解_第5页
第5页 / 共13页
点击查看更多>>
资源描述

《ibis模型及其应用讲解》由会员分享,可在线阅读,更多相关《ibis模型及其应用讲解(13页珍藏版)》请在金锄头文库上搜索。

1、13IBIS模型及其应用IBIS模型及其应用 CDMA事业部 眭诗菊摘要: 本文介绍了用于高速系统信号完整性分析的IBIS模型的历史背景、IBIS模型的结 构、IBIS模型的建模过程、IBIS模型的参数、语法格式,以及在使用IBIS模型 时常遇到的问题和解决方法。关键词:IBIS模型、EDA、信号完整性、缓冲器、单调性、收敛高时钟频率下运行的并行处理系统或其它功能更加复杂的高性能系统,对电路板的设计提出了极其严格的要求。按集总系统的方法来设计这些系统的线路板已不可想象。许多EDA(电子设计自动化)供应商都提供能进行信号完整性分析和EMC分析的PCB设计工具。这些工具需要描述线路板上元器件的电气

2、模型。IBIS(I/O Buffer Information Specification)模型是EDA供应商、半导体器件供应商和系统设计师广泛接受的器件仿真模型。一、 IBIS的背景及其发展在IBIS出现之前,人们用晶体管级的SPICE模型进行系统的仿真,这种方法有以下三个方面的问题:第一,结构化的SPICE模型只适用于器件和网络较少的小规模系统仿真,借助这种方法设定系统的设计规则或对一条实际的网络进行最坏情况分析。第二,得到器件结构化的SPICE模型较困难,器件生产厂不愿意提供包含其电路设计、制造工艺等信息的SPICE模型。第三,各个商业版的SPICE软件彼此不兼容,一个供应商提供的SPIC

3、E模型可能在其它的SPICE仿真器上不能运行。因此,人们需要一种被业界普遍接受的、不涉及器件设计制造专有技术的、并能准确描述器件电气特性的行为化的、“黑盒”式的仿真模型。1990年初,INTEL公司为了满足PCI总线驱动的严格要求,在内部草拟了一种列表式的模型,数据的准备和模型的可行性是主要问题,因此邀请了一些EDA供应商参与通用模型格式的确定。这样,IBIS 1.0 在1993年6月诞生。1993年8月更新为IBIS 1.1版本,并被广泛接受。此时,旨在与技术发展要求同步和改善IBIS模型可行性的IBIS论坛成立,更多的EDA供应商、半导体商和用户加入IBIS论坛。1995年2月IBIS论坛

4、正式并入美国电子工业协会EIA (Electronic Industries Association)。1995年12月,IBIS 2.1 版成为美国工业标准 ANSI/EIA-656。1997年6月发布的IBIS 3.0版成为IEC 62012-1标准。1999年9月通过的IBIS 3.2版为美国工业标准 ANSI/EIA-656-A。目前大量在使用中的模型为IBIS 2.1、IBIS 3.2 版本。 二、 IBIS模型 IBIS模型是一种基于全电路仿真或者测试获得V/I曲线而建立的快速、准确的行为化的电路仿真模型。它的仿真速度是SPICE模型仿真速度的25倍以上。人们可以根据标准化的模型格

5、式建立这种模拟IC电气特性的模型,并可以通过模型验证程序型验模型格式的正确性。IBIS模型能被几乎所有的模拟仿真器和EDA工具接受。由于来自测量或仿真数据,IBIS模型较容易获得,IBIS模型不涉及芯片的电路设计和制造工艺,芯片供应商也愿意为用户提供器件的IBIS模型。所以IBIS模型被广泛应用于系统的信号完整性分析。 IBIS模型是以I/O缓冲器结构为基础的。I/O缓冲器行为模块包括:封装RLC参数,电平箝位、缓冲器特征(门槛电压、上升沿、下降沿、高电平和低电平状态)。图1为IBIS模型结构。 图1:IBIS模型结构 说明 虚线的左边为输入的模型结构,右边为输出的模型结构电路的输入输出行为可

6、定义为一个简单的功能集,以便生成IBIS模型。缓冲器的主要构成部件是封装的寄生RLC参数、电源和地箝位、门槛电压以及使能逻辑、上升沿、下降沿、高电平和低电平状态、摆率(dv/dt)。输入的模型结构可以细化用图2表示。 图2:输入的模型电路图 其中: C_pkg, R_pkg, L_pkg 为封装参数 C_comp 为硅片上脚的压焊盘电容 Power_Clamp 为低端ESD结构的V/I 曲线 GND_Clamp 为低端ESD结构的V/I 曲线 类似输入的模型, 输出的模型结构可以细化用图3表示。 图3:输出的模型电路图 其中: Pullup, Pulldown 为高电平和低电平状态的V/I曲线

7、。 Ramp 为上升沿和下降沿的摆率(dv/dt)。指的是输出电压从20%-80%的电 压输出幅度所用的时间。为了更加准确地描述上升沿和下降沿的过程,有上升 沿和下降沿的V/T 曲线。三、 IBIS模型的建模过程 IBIS模型的建模方式有两种:一是通过SPICE仿真结果转换; 另一种是通过对器件进行测量而获得建模所需的参数进行建模。见图4。 图4:IBIS模型的建模过程四、 IBIS模型参数及模型示例IBIS模型中包含了一些基本的参数,同时也给用户选择参数的机会。 C_pkg , R_pkg , L_pkg : 封装的RLC参数 C_pin , R_pin , L_pin : 引脚的RLC参数

8、 C_comp : 硅片上引脚的压焊盘电容 PullUp: 输出高电平状态的V/I曲线。 示例见图5。 PullDown: 输出低电平状态的V/I曲线。示例见图6。 Power_Clamp:高端ESD的V/I曲线。示例见图7。 GND_Clamp: 低端ESD的V/I曲线。示例见图8。 Rising Waveform:输出上升沿的V/T曲线。示例见图9。 Falling Waveform:输出下降沿的V/T曲线。示例见图10。 dV/dT_r, dV/dT_f:输出上升沿和下降沿的摆率。即:从20%80%,或 从80%20% 电压输出幅度所需的时间。 在测定V/I曲线时,电压的扫描范围,见表1

9、: 表1:电压的扫描范围 关键词下 限上 限PullDown-VCC +2 VCCPullUp+VCC +2 VCCPower_Clamp-VCC +2 VCCGND_Clamp+VCC +VCC PullUp,Power_Clamp 曲线中,电压是以VCC作为电压参考点。所以在IBIS模型中相应的电压值要作以下调整: Vtable = VCC- Vmeasured 图5: PullUp V/I 曲线示例 图6: PullDown V/I 曲线示例 图7:Power_Clamp V/I 曲线示例 图8:GND_Clamp V/I 曲线示例 图9:Rising Waveform V/T 曲线示例

10、 图10:Falling Waveform V/T 曲线示例IBIS模型示例: 器件的IBIS模型至少包含文件头、器件描述、模型描述三个部分,复杂的模型还可以包含子模型、封装模型。第一: 文件头部分。 所用的关键词及示例如下:IBIS Ver 2.1Comment char |_charFile name lx16244t.ibsFile Rev 3.1Date August 31 98 Source SPICE-to-IBIS translation (Bench correlated model) | Temperature: 25C typ, -40C max, 85C min. Not

11、es Generated by Peter R. LaFlamme (Backplane and Modeling Applications Engineer) Disclaimer (C) Copyright Fairchild Semiconductor Corporation 1998 All rights reserved第二: 器件描述部分。所用的关键词及参数示例如下:|*| COMPONENT: LCX16244MTD |*Component 74LCX16244MTD Manufacturer Fairchild Semiconductor Corp|Package| variable typ min maxR_pkg 0.1 0.1 0.1 L_pkg 2.0n 1.37n 4.2n C_pkg .15p .1p .2p Pin signal_name model_name R_pin L_pin C_pin1 OE1 cntrl NA 4.16n 0.20p 2 O0 data_o NA 3.57n 0.15p 第三: 模型描述部分。所用的关键词及参数示例如下:|*|

展开阅读全文
相关资源
正为您匹配相似的精品文档
相关搜索

最新文档


当前位置:首页 > 高等教育 > 其它相关文档

电脑版 |金锄头文库版权所有
经营许可证:蜀ICP备13022795号 | 川公网安备 51140202000112号