《培训高速数字电路设计和emc设计》由会员分享，可在线阅读，更多相关《培训高速数字电路设计和emc设计（44页珍藏版）》请在金锄头文库上搜索。
1、高速数字电路设计及EMC设计目 录1. 高速数字电路设计51.1何谓高速数字信号？51.2微带线、带状线的概念51.2.1微带线（Microstrip）51.2.2带状线（Stripline）61.2.3经验数据61.2.4同轴线（coaxial cable）61.2.5双绞线（twisted-pair cable）71.2.6等间隔的电容负载的影响71.3 常见高速电路81.3.1 ECL（Emitter Coupled Logic）电路81.3.2 CML（Current Mode Logic）电路91.3.3 GTL（Gunning Transceiver Logic）电路101.3.4
2、 BTL（Backplane Transceiver Logic）电路101.3.5 TTL（Transistor Transistor Logic）电路111.3.6 模数转换电路线接收器121.4 常见电路匹配措施121.4.1反射121.4.2终端匹配131.4.3始端匹配151.5 高速电路设计一般原则和调试方法161.5.1同步逻辑设计161.5.2了解选用器件的输入、输出结构，选用恰当的匹配电路；在考虑节省功耗，电路 又能容许的情况下，可适当地引入失配。191.5.3对极高速率（300MHz以上）的信号，一般建议选用互补逻辑，以降低对电源的要求。191.5.4了解每一根高速信号电流
3、的流向（电流环）191.5.5信号的布线、电源和地层的分割，是否符合微带线、带状线的要求？高速信号要有回路地相配（不是屏蔽地）191.5.6电源滤波191.5.7对很高速度的信号要估算其走线延迟。191.5.8在满足速度要求的前提下，尽量选用工作速率低的器件。191.5.9差分线尽量靠近走线191.5.10测试方法：选择有50输入的高速示波器，一般自制一个探头，测量点应尽量靠近所观察的位置或者需要该信号的实际位置。一般不建议测输出端的信号波形，与实际使用的位置有一定差别。191.5.11 ringing, crosstalk, radiated noise 数字系统的三种噪声191.5.12数
4、字信号的绝大部分能量（功率谱密度）集中在fknee之内191.5.13 延时：FR4 PCB，outer trace: 140180 ps/inch inner trace: 180 ps/inch201.5.14 集总参数与分布参数系统201.5.15 互感、耦合电容的作用（干扰）201.5.16 ECL电路的上升时间、下降时间的计算201.5.17 在数字系统中，耦合电容引起的串扰比起互感引起的串扰要小。211.5.18 传输通道包括器件封装、PCB布局、连接器，至少在fknee的范围内要有平坦的频响，以保证信号不失真，否则信号在收端可能会遇到上升时间劣化、过冲、振铃、lump等现象。21
5、1.5.19 阻容负载对电流变化的作用211.5.20 噪声容限（noise immunity）：以10H189器件为例221.5.21 地反弹（ground bounce）231.5.22 寄生电容Stray Capacitance的影响：对于高输入阻抗电路影响尤为严重231.5.23 示波器探针的电气模型241.5.24 21:1探针：251.5.25 趋肤效应（skin effect）：在高频时导线表面附近的电流密度加大，而中心部分的电流密度减小。趋肤效应使得导线对高频信号的衰减增大。趋肤效应的频率与导体的材料有关。251.5.26 对低频信号，电流流经电阻最小的路径；对高频信号，回流路
6、径的电感远比其电阻重要，高频电流流经电感最小的路径，而非电阻最小的路径。最小电感回流路径正好在信号导线的下面，以减小流出和流入电流通路间的环路面积。251.5.27 负载电容对上升时间的影响261.5.28 直流匹配和交流匹配的功耗比较271.5.29 电源系统设计原则271.5.30 TTL和ECL的混合系统要注意271.5.31 电源线上的电磁辐射防护281.5.32 旁路电容的选取和安装：281.5.33 连接器对高速系统的影响281.5.34 总线：312、电磁兼容性（Electromagnetic Compatibility）322.1 关于电磁兼容性的基本原理322.1.1下面的电
7、路布局有什么问题？322.1.2 走线可穿过回流平面的缝隙吗？No！332.1.3走线的电感和电容332.1.4接地的作用：342.1.5 信号参考点应在何处接至基底(chassis)352.1.6周期信号362.1.7 EMC三要素362.1.8共模和差模382.1.9 减小噪声的措施392.2 信号完整性减小串扰和信号畸变392.2.1392.2.2 屏蔽402.2.3 信号畸变412.3 通过滤波减小直流电源噪声412.3.1422.3.2 If DC power planes cant be used, then lumped decoupling capacitors must be
8、 sized and placed correctly.422.3.3 多层PCB、表贴电容，串联电感在何处？432.3.4 How to distribute DC power from a single supply to both analog and digital circuits?432.4 元件放置与信号层分配442.5 Reducing conducted & radiated emission & susceptibility462.6 电路板EMC准则总结482.6.1 Component Placement482.6.2 DC Power Distribution482.
9、6.3 Routing of Signal Output and Return Paths492.6.4 Signal Integrity Reducing Crosstalk and Distortion492.6.5 High Frequency Transmission Lines502.6.6 Reducing Conducted and Radiated Emissions50高速数字电路及EMC设计1. 高速数字电路设计1.1何谓高速数字信号？高速数字信号由信号的边沿速度决定，一般认为上升时间小于4 倍信号传输延迟时可视为高速信号。平常讲的高频信号是针对信号频率而言的。设计开发高速
10、电路应具备信号分析、传输线、模拟电路的知识。错误的概念：8kHz帧信号为低速信号。1.2微带线、带状线的概念1.2.1微带线（Microstrip） 特性阻抗固有电容传输延迟1.2.2带状线（Stripline）1.2.3经验数据对FR-4材料（r在4.55之间）：75微带线，wh；50微带线，w2h；25微带线，w3.5h。75带状线，w=h/8；50带状线，w=h/3。1.2.4同轴线（coaxial cable）1.2.5双绞线（twisted-pair cable）1.2.6等间隔的电容负载的影响传输线的有效阻抗和传输延迟将发生变化：对单个负载电容的情况也可以这样计算。1.3 常见高速
11、电路1.3.1 ECL（Emitter Coupled Logic）电路特点： 非饱和逻辑，克服扩散电容的影响，工作速度很高； 射极跟随器输出，驱动能力很强。 高电平 -0.88V左右，低电平 1.72V左右。 根据速度不同有10K(包括10H)、100K(300K)、100M、100EL系列器件可供选用。1.3.2 CML（Current Mode Logic）电路以Philips器件为例介绍其输入、输出特点： 低电压摆幅（200 400 mVpp），干扰、辐射小； 输入50阻抗； 地平面作参考电压（而ECL为-2V）； 信号差分传输。Vcc。1.3.3 GTL（Gunning Transc
12、eiver Logic）电路Vcc。特点： 低功耗； 工作频率可达100MHz或200MHz； 电压摆幅小（VOLmax=0.4V,VOHmin=1.2V）1.3.4 BTL（Backplane Transceiver Logic）电路特点： 驱动能力强，用于重负载背板（ IOL=100mA）； 工作频率小于75MHz； 电压摆幅比TTL小（VOLmax=1V，VOHmin=2.1V）1.3.5 TTL（Transistor Transistor Logic）电路以ABT（Advanced BiCMOS Technology）为例。特点： 驱动能力强，IOH达32mA，IOL达64mA；高电平
13、输出电阻约30, 低电平输出电阻10； 对于带阻尼输出（输出电阻33左右），高、低电平电流均为12mA； 速度快，上升时间在几ns范围，触发器翻转频率可达100MHz 以上。1.3.6 模数转换电路线接收器特点： 将模拟小信号转换为数字信号； 有不同速度级别的线接收器； 注意输入信号的共模和差模范围。1.4 常见电路匹配措施1.4.1反射传输过程中的任何不均匀(如阻抗变化、直角线)都会引起信号的反射，反射的结果对模拟信号（正弦波）是形成驻波，对数字信号则表现为上升沿、下降的振铃和过冲。这种过冲一方面形成强烈的电磁干扰，另一方面对后级输入电路的保护二极管造成损伤甚至失效。一般而言，过冲超过0.7
14、V就应采取措施。在下面的图中，信号源阻抗、负载阻抗是造成信号来回反射的原因。在实际应用中，通过阻抗匹配、正确布线等措施来减小或消除信号反射。1.4.2终端匹配终端匹配的目的是使L尽量小或者等于0。1.4.2.1 TTL电路的匹配(1) 直流匹配一般地，R1R2=Z0，在非理想匹配条件下，可取R1R2=1.5Z0，既符合TTL电路的噪声容限，又可节省一定的功耗。（2）交流匹配一般取R、C串联阻抗值比Z0大一些以降低功耗。对于周期性不强的信号（如帧脉冲），不建议使用交流匹配。1.4.2.2 ECL电路的匹配（1）单端匹配方式1R1R2=Z0，(2) 单端匹配方式2R=Z0(3) 差分电路匹配R=2Z0，R1要保证ECL输出电路的偏置电流。对差分电路而言，一般要求两条信号线并行、等长走线，相距越近越好。这时由于线间耦合电容的因素，传输线阻抗的计算在把这种影响考虑进去。差分电路的匹配可以采用两个独立的单端匹配方式。对于PECL电路，匹配方式相似，只是将-5.2V换成地，地换成Vcc即可。1.4.2.3其它电路对于GTL、BTL电路，由于采用的是开漏、开集输出的方式，因此负载电阻就是匹配电阻，接在相应的电源上即可。GTL电路是一种基于50阻抗的设计，匹配时要结合信号幅度、偏置电压、耗合方式等综合考虑，没有统一规则。1
