《差分输入、双通道、同步采样》由会员分享，可在线阅读，更多相关《差分输入、双通道、同步采样（20页珍藏版）》请在金锄头文库上搜索。
1、概述 AD73561是一款双通道、12位、高速、低功耗的逐次逼近 型ADC，采用2.5 V单电源供电，具有高达5 MSPS的吞吐速 率。该器件内置两个ADC，每各ADC之前均配有一个低噪 声、宽带宽采样保持电路，可处理高达110 MHz的输入频率。 转换过程和数据采集过程均采用标准控制输入，可与微处 理器或DSP轻松接口。在CS的下降沿对输入信号进行采 样，同时在此时刻开始转换。转换时间由SCLK频率决定。 AD7356采用先进的设计技术，可在高吞吐速率下实现极低 的功耗。在采用2.5 V电源供电，吞吐速率为5 MSPS时，典 型功耗为14 mA。该器件还提供灵活的功耗/吞吐速率管 理选项。
2、该器件的模拟输入范围为差分共模VREF/2。AD7356内置 2.048 V基准电压源，也可使用外部基准电压源。 AD7356提供16引脚超薄紧缩小型封装(TSSOP)。 AD7356 Rev. 0 Information furnished by Analog Devices is believed to be accurate and reliable. However, no responsibility is assumed by Analog Devices for its use, nor for any infringements of patents or other righ
3、ts of third parties that may result from its use. Specifcations subject to change without notice. No license is granted by implication or otherwise under any patent or patent rights of Analog Devices. Trademarks and registered trademarks are the property of their respective owners. One Technology Wa
4、y, P.O. Box 9106, Norwood, MA 02062-9106, U.S.A. Tel: 781.329.4700 Fax: 781.461.3113 2008 Analog Devices, Inc. All rights reserved. 功能框图 SCLK AD7356 12-BIT SUCCESSIVE APPROXIMATION ADC 12-BIT SUCCESSIVE APPROXIMATION ADC CONTROL LOGIC SDATAA CS SDATAB DGNDREFGNDAGND VDRIVEVDD AGND T/H T/H BUF BUF R
5、EF VINA+ VINA REFA VINB+ VINB REFB 06505-001 表1. 相关器件 AD7352 12位 3 MSPS 差分 AD7266 12位 2 MSPS 差分/单端 AD7866 12位 1 MSPS 单端 AD7366 12位 1 MSPS 单端双极性 AD7367 14位 1 MSPS 单端双极性 1 受美国专利第6,681,332号保护。 差分输入、双通道、同步采样、 5 MSPS、12位SAR ADC 特性 双通道12位SAR ADC 同步采样 吞吐速率：每通道5 MSPS 额定电压(VDD)：2.5 V 无转换延迟 功耗：36 mW (5 MSPS)
6、片上基准电压源：2.048 V 0.25%、6 ppm/C 双通道转换及读取 高速串行接口：SPI/QSPI/MICROWIRE/DSP兼容 工作温度：40C至+125C 采用16引脚TSSOP封装 图1. 产品聚焦 1. 两个完整的ADC，允许两个通道同步采样和转换。两 个通道的转换结果可通过独立的数据线路同时获得， 或如果仅有一个串行端口可用，则通过一条数据线路 先后获得。 2. 高吞吐速率、低功耗。AD7356提供5 MSPS吞吐速率， 功耗为36 mW。 3. 无转换延迟。AD7356采用两个标准逐次逼近型ADC， 通过CS输入和转换控制能够精确控制采样时刻。 产品型号吞吐速率模拟输入
7、分辨率 ADI中文版数据手册是英文版数据手册的译文，敬请谅解翻译中可能存在的语言组织或翻译错误，ADI不对翻译中存在的差异或由此产生的错误负责。如需确认任何词语的准确性，请参考ADI提供 的最新英文版数据手册。 AD7356 Rev. 0 | Page 2 of 20 目录 修订历史 2008年10月修订版0：初始版 特性1 功能框图.1 概述1 产品聚焦.1 修订历史.2 技术规格.3 时序规格 .5 绝对最大额定值.6 ESD警告6 引脚配置和功能描述7 典型工作特性8 术语. 10 工作原理 12 电路信息 12 转换器工作原理. 12 模拟输入结构 . 12 模拟输入 13 驱动差分输
8、入 . 14 ADC传递函数. 14 工作模式 15 正常模式 15 部分掉电模式 . 15 完全掉电模式 . 16 上电时间 17 功耗与吞吐速率. 17 串行接口 18 应用须知 19 接地和布局布线. 19 AD7356性能评估. 19 外形尺寸 20 订购指南 20 Rev. 0 | Page 3 of 20 70 71.5 dB 69.5 71 dB 84 77.5 dB 85 78.5 dB 84 dB 76 dB 100 dB 100 dB 3.5 ns 40 ps 16 ps 110 MHz 77 MHz 12 位 0.5 1 LSB 0.5 0.99 LSB 保证12位无失码
9、 1 6 LSB 2 8 LSB +5 0/+11 LSB 2 8 LSB 1 6 LSB 2 8 LSB VCM VREF/2 V 0.5 1.9 V 0.5 5 32 pF 8 pF 2.048 + 0.1 VDD V 0.3 0.45 mA 2.038 2.058 V 2.043 2.053 V 6 20 ppm/C 100 ppm 50 ppm 60 1 AD7356 技术规格 除非另有说明，VDD = 2.5 V 10%，VDRIVE = 2.25 V至3.6 V，内部基准电压 = 2.048 V，fSCLK = 80 MHz，fSAMPLE = 5 MSPS，TA = TMIN至
10、TMAX1。 表2. 参数最小值典型值 最大值单位 测试条件/注释 动态性能 信噪比(SNR)2 信纳比(SINAD)2 总谐波失真(THD)2 无杂散动态范围(SFDR)2 交调失真(IMD)2 二阶项 三阶项 ADC间的隔离2 共模抑制比(CMRR)2 采样保持器 孔径延迟 孔径延迟匹配 孔径抖动 全功率带宽 3 dB 0.1 dB 直流精度 分辨率 积分非线性(INL)2 微分非线性(DNL)2 正满量程误差2 正满量程误差匹配2 中间电平误差2 中间电平误差匹配2 负满量程误差2 负满量程误差匹配2 模拟输入 全差分输入范围（VIN+和VIN） 共模电压范围 直流漏电流 输入电容 基准
11、电压输入/输出 VREF输入电压范围 VREF输入电流 VREF输出电压 VREF温度系数 VREF长期稳定性 VREF热迟滞2 VREF噪声 VREF输出阻抗 fIN = 1 MHz正弦波 fa = 1 MHz + 50 kHz, fb = 1 MHz 50 KHz fIN = 1 MHz，fNOISE = 100 kHz至2.5 MHz fNOISE = 100 kHz至2.5 MHz VCM = 共模电压，VIN+和VIN必须始终在GND和VDD 范围内 VIN+和VIN的中心电压 采样模式下 保持模式下 基准电压过驱模式下 2.048 V 0.5%最大值(VDD = 2.5 V 5%时
12、) 2.048 V 0.25%最大值(VDD = 2.5 V 5%、25C时) 1000小时 Rev. 0 | Page 4 of 20 0.6 VDRIVE V 0.3 VDRIVE V 1 3 pF VDRIVE 0.2 V 0.2 V 1 5.5 pF t2 + 13 tSCLK ns 30 ns 5 MSPS 2.25 2.75 V 2.25 3.6 V 14 20 mA 6 7.8 mA 3.5 4.5 mA 5 40 90 36 59 mW 16 21.5 mW 9.5 11.5 mW 16 110 250 AD7356 参数最小值典型值 最大值单位 测试条件/注释 逻辑输入 输入
13、高电压(VINH) 输入低电压(VINL) 输入电流(IIN) 输入电容(CIN) 逻辑输出 输出高电压(VOH) 输出低电压(VOL) 浮空态漏电流 浮空态输出电容 输出编码 转换速率 转换时间 采样保持器采集时间2 吞吐速率 电源要求3 VDD VDRIVE ITOTAL4 正常模式(工作状态) 正常模式(静态) 部分掉电模式 完全掉电模式 功耗 正常模式(工作状态) 正常模式(静态) 部分掉电模式 完全掉电模式 VIN = 0 V或VDRIVE 标称VDD = 2.5 V 数字输入 = 0 V或VDRIVE SCLK开启或关闭 SCLK开启或关闭 SCLK开启或关闭，40C至+85C S
14、CLK开启或关闭，85C至125C SCLK开启或关闭 SCLK开启或关闭 SCLK开启或关闭，40C至+85C SCLK开启或关闭，85C至125C 满量程阶跃输入，建立至0.5 LSB 直接二进制 1 温度范围如下：Y级40C至+125C；B级40C至+85C。 2 参见“术语”部分。 3 电流和功耗的典型规格基于V DD = 2.5 V和VDRIVE = 3.0 V下的结果。 4 I TOTAL是流入VDD和VDRIVE的总电流。 AD7356 Rev. 0 | Page 5 of 20 fSCLK 50 kHz 最小值 80 MHz 最大值 tCONVERT t2 + 13 tSCLK
15、 ns 最大值 tQUIET 5 ns 最小值 t2 5 ns 最小值 t326 ns 最大值 t42, 3 12.5 ns 最大值 11 ns 最大值 9.5 ns 最大值 9 ns 最大值 t5 5 ns 最小值 t6 5 ns 最小值 t72 3.5 ns 最小值 t82 9.5 ns 最大值 t9 5 ns 最小值 t102 4.5 ns 最小值 9.5 ns 最大值 时序规格 除非另有说明，VDD = 2.5 V 10%，VDRIVE = 2.25 V至3.6 V，内部基准电压 = 2.048 V，TA = TMIN至TMAX1。 在TMIN、TMAX时的限值 表3. 参数单位 描述
16、 tSCLK = 1/fSCLK 串行读取结束与下一个CS下降沿之间的最短时间 CS 到SCLK建立时间 从CS到SDATAA和SDATAB三态禁用的延迟时间 SCLK下降沿后的数据访问时间 1.8 V VDRIVE 2.25 V 2.25 V VDRIVE 2.75 V 2.75 V VDRIVE 3.3 V 3.3 V VDRIVE 3.6 V SCLK低电平脉冲宽度 SCLK高电平脉冲宽度 SCLK到数据的有效保持时间 CS 上升沿到SDATA、SDATAB高阻态 CS 上升沿到下降沿脉冲宽度 SCLK下降沿到SDATA、SDATAB高阻态 SCLK下降沿到SDATA、SDATAB高阻态 1 温度范围如下：Y级40C至+125C；B级40C至+85C
