《项目四-触发器》由会员分享，可在线阅读，更多相关《项目四-触发器（51页珍藏版）》请在金锄头文库上搜索。
1、项目四 触发器的功能 抢答器锁存电路的设计,本项目的任务是熟悉集成触发器的功能，掌握集成触发器的应用；触发器是构成时序逻辑电路的基本元件。,4.1 基本RS触发器,4.2 同步触发器,4.3 主从触发器,4.4 边沿触发器,4.5 不同类型触发器间的转换,触发器是具有记忆功能的单元电路，它是构成时序逻辑电路的基本逻辑部件。由门电路组成，专门用来接收、存储、输出0、1代码。触发器它有双稳态、单稳态和无稳态之分。本书只介绍双稳态触发器，即电路的输出有两个稳定状态0、1。,根据逻辑功能的不同，触发器可以分为RS触发器、D触发器、JK触发器、T和T触发器；按照结构形式的不同，又可分为基本RS触发器、同
2、步触发器、主从触发器和边沿触发器；按触发工作方式不同为上边沿、下降沿触发器和高、低电平触发器。,触发器的定义就是只有输入触发信号有效时，输出状态才有可能转换；否则，输出将保持不变。,4.1 触发器的概述,电路组成和逻辑符号,信号输入端，低电平触发信号有效。,4.2 基本触发器,工作原理,1,0,0,1,0 1,0,0,1,1,0,1 0,1,1,1,1,0,1 1,不变,1,0,0,0,1,1,0 0,不定,？,特性表（真值表）,现态：触发器接收输入信号之前的状态，也就是触发器原来的稳定状态。,次态：触发器接收输入信号之后所处的新的稳定状态。,次态Qn+1的卡诺图,特性方程,触发器的特性方程就
3、是触发器次态Qn+1与输入及现态Qn之间的逻辑关系式,状态图,描述触发器的状态转换关系及转换条件的图形称为状态图,0,1,1/,1/,10/,01/,波形图,反映触发器输入信号取值和状态之间对应关系的图形称为波形图,置1,置0,置1,置1,置1,保持,不允许,基本RS触发器的特点,（1）触发器的次态不仅与输入信号状态有关，而且与触发器的现态有关。 （2）电路具有两个稳定状态，在无外来触发信号作用时，电路将保持原状态不变。 （3）在外加触发信号有效时，电路可以触发翻转，实现置0或置1。 （4）在稳定状态下两个输出端的状态和必须是互补关系，即有约束条件。,在数字电路中，凡根据输入信号R、S情况的不
4、同，具有置0、置1和保持功能的电路，都称为RS触发器。,4.3 同步触发器,在数字系统中，常常要求某些触发器按一定的节拍同步动作，以取得系统的协调。所以，产生了由时钟信号CP控制的触发器（又称钟控触发器）。即在CP信号有效时触发器的输出才能根据输入信号状态改变，故称同步触发器。,1、同步RS触发器,CP1时，工作情况与基本RS触发器相同。,特性表,特性方程,主要特点,波形图,（1）时钟电平控制。在CP1期间接收输入信号，CP0时状态保持不变，与基本RS触发器相比，对触发器状态的转变增加了时间控制。 （2）R、S之间有约束。不能允许出现R和S同时为1的情况，否则会使触发器处于不确定的状态。,不变
5、,不变,不变,不变,不变,不变,置1,置0,置1,置0,不变,2、同步触发器存在的问题,4.4 主从触发器,1、主从RS触发器,工作原理,（1）接收输入信号过程 CP=1期间：主触发器控制门G7、G8打开，接收输入信号R、S，有： 从触发器控制门G3、G4封锁，其状态保持不变。,1,0,0,1,特性方程,逻辑符号,电路特点,主从RS触发器采用主从控制结构，从根本上解决了输入信号直接控制的问题，具有 CP1期间接收输入信号，CP下降沿到来时触发翻转的特点。但其仍然存在着约束问题，即在CP1期间，输入信号R和S不能同时为1。,2、主从JK触发器,代入主从RS触发器的特性方程，即可得到主从JK触发器
6、的特性方程：,将,主从JK触发器没有约束。,时序图,J=K=0时，保持,J和K不等时，随J,J=K=1时，翻转,电路特点,逻辑符号,主从JK触发器采用主从控制结构，从根本上解决了输入信号直接控制的问题，具有 CP1期间接收输入信号，CP下降沿到来时触发翻转的特点。 输入信号J、K之间没有约束。 存在一次变化问题。,带清零端和预置端的主从JK触发器,0,0,1,0,0,1,带清零端和预置端的主从JK触发器的逻辑符号,集成主从JK触发器,与输入主从JK触发器的逻辑符号,主从JK触发器功能完善，并且输入信号J、K之间没有约束。但主从JK触发器还存在着一次变化问题，即主从JK触发器中的主触发器，在CP
7、1期间其状态能且只能变化一次，这种变化可以是J、K变化引起，也可以是干扰脉冲引起，因此其抗干扰能力尚需进一步提高。,4.5 边沿触发器,边沿触发器是在时钟信号CP上升沿或下降沿到来瞬间，触发器才根据输入触发信号改变输出状态，而在时钟信号CP的其它时刻，触发器保持输出状态不变。所以防止了由于 CP时间过长而引起的空翻和振荡现象。,1、边沿JK触发器,CP下降沿时刻有效,边沿JK触发器的逻辑符号,边沿JK触发器的特点,边沿触发，无一次变化问题。 功能齐全，使用方便灵活。 抗干扰能力极强，工作速度很高。,集成边沿JK触发器,74LS112为CP下降沿触发。 CC4027为CP上升沿触发，且其异步输入
8、端RD和SD为高电平有效。,注意,2. 边沿D触发器,工作原理,边沿D触发器没有一次变化问题。,逻辑符号,边沿D触发器的功能表,集成边沿D触发器,注意：CC4013的异步输入端RD和SD为高电平有效。,转换步骤 写出已有触发器和待求触发器的特性方程。 变换待求触发器的特性方程，使之形式与已有触发器的特性方程一致。 比较已有和待求触发器的特性方程，根据两个方程相等的原则求出转换逻辑。 根据转换逻辑画出逻辑电路图。,转换方法 利用令已有触发器和待求触发器的特性方程相等的原则，求出转换逻辑。,4.6 触发器的相互转换,1、将JK触发器转换为RS、D、T和T触发器,JK触发器RS触发器,RS触发器特性
9、方程,变换RS触发器的特性方程，使之形式与JK触发器的特性方程一致：,比较，得：,电路图,JK触发器D触发器,写出D触发器的特性方程，并进行变换，使之形式与JK触发器的特性方程一致：,与JK触发器的特性方程比较，得：,电路图,JK触发器T触发器,在数字电路中，凡在CP时钟脉冲控制下，根据输入信号T取值的不同，具有保持和翻转功能的电路，即当T0时能保持状态不变，T1时一定翻转的电路，都称为T触发器。,特性表,逻辑符号,T触发器特性方程：,与JK触发器的特性方程比较，得：,电路图,状态图,时序图,JK触发器T触发器,在数字电路中，凡每来一个时钟脉冲就翻转一次的电路，都称为T触发器。,特性表,逻辑符号,T 触发器特性方程：,与JK触发器的特性方程比较，得：,电路图,变换T触发器的特性方程：,状态图,时序图,2、将D触发器转换为JK、T和T触发器,D触发器JK触发器,D触发器T触发器,D触发器T触发器,本节小结,
