《CMOS集成电路工艺流程》由会员分享，可在线阅读，更多相关《CMOS集成电路工艺流程（54页珍藏版）》请在金锄头文库上搜索。
1、第三章 CMOS集成电路工艺流程,白雪飞 中国科学技术大学电子科学与技术系,多晶硅栅CMOS工艺流程 可用器件 工艺扩展,提纲,2,多晶硅栅CMOS工艺流程,初始材料 重掺杂P型(100)衬底硅，P+ 减小衬底电阻，提高抗CMOS闩锁效应能力 外延生长 在衬底上生长一层轻掺杂P型外延层，P- 厚度510um 可以比CZ硅更精确的控制外延层的电学特性，从而更好的控制器件参数,衬底材料,4,N阱扩散 热氧化 N阱掩模板光刻氧化层 磷离子注入 高温推进，同时形成缓冲氧化层 N阱工艺 能够提供性能稍好的NMOS晶体管，并允许衬底接地,N阱扩散,5,反型槽工艺 淀积氮化硅 反型槽掩模板光刻氮化硅 刻蚀场
2、区氮化硅,反型槽,6,沟道终止注入,7,LOCOS氧化 刻蚀去除氮化硅 去除缓冲氧化层 生长虚拟氧化层,LOCOS工艺和虚拟栅氧化,8,阈值调整 硼注入调整阈值电压 剥除虚拟栅氧化层 栅氧化层 干氧法 氧化过程很短，栅氧化层很薄,阈值调整和栅氧化层生长,9,本征多晶硅淀积 多晶硅掩模光刻、多晶硅层刻蚀 多晶硅重掺杂磷（淀积、注入）,多晶硅淀积和光刻,10,NSD/PSD掩模板光刻 通过暴露的栅氧化注入杂质 多晶硅栅作为源/漏自对准注入的掩模板 去除光刻胶 短暂退火，激活注入杂质,源/漏注入,11,接触 淀积多层氧化物 (MLO) 接触掩模光刻、刻蚀接触孔区域 重掺杂区域可以形成欧姆接触 金属化
3、 接触孔硅化 难熔金属薄膜淀积、掺铜铝层淀积 金属掩模光刻、金属刻蚀，形成互连结构 淀积夹层氧化物 (ILO) 刻蚀ILO通孔，第二层金属互连 . . 保护层 最后一层金属上淀积保护层，厚的磷硅玻璃、压缩氮化层等,接触、金属化和保护层,12,多晶硅栅CMOS晶圆剖面,13,典型CMOS工艺流程图,14,典型CMOS工艺流程图,15,典型CMOS工艺流程图,16,典型CMOS工艺流程图,17,典型CMOS工艺流程图,18,典型CMOS工艺流程图,19,典型CMOS工艺流程图,20,典型CMOS工艺流程图,21,典型CMOS工艺流程图,22,典型CMOS工艺流程图,23,典型CMOS工艺流程图,2
4、4,典型CMOS工艺流程图,25,典型CMOS工艺流程图,26,典型CMOS工艺流程图,27,典型CMOS工艺流程图,28,典型CMOS工艺流程图,29,典型CMOS工艺流程图,30,典型CMOS工艺流程图,31,典型CMOS工艺流程图,32,典型CMOS工艺流程图,33,典型CMOS工艺流程图,34,典型CMOS工艺流程图,35,典型CMOS工艺流程图,36,典型CMOS工艺流程图,37,典型CMOS工艺流程图,38,典型CMOS工艺流程图,39,典型CMOS工艺流程图,40,典型CMOS工艺流程图,41,典型CMOS工艺流程图,42,可用器件,NMOS晶体管,44,PMOS晶体管,45,衬底PNP管,46,电阻 多晶硅电阻 NSD/PSD电阻 N阱电阻 金属电阻 多晶硅电阻 必须使用硅化物阻挡掩模板,多晶硅电阻,47,NSD/PSD电阻,48,电容 MOS电容 金属电容（MOM、MiM） 多晶硅电容（PiP）,MOS电容,49,工艺扩展,浅槽隔离,51,轻掺杂漏区晶体管 (LDD),52,扩展漏区高压晶体管,53,本章结束,
