《基于vhdl的多路抢答器的设计-毕业设计答辩》由会员分享，可在线阅读，更多相关《基于vhdl的多路抢答器的设计-毕业设计答辩（12页珍藏版）》请在金锄头文库上搜索。
1、基于VHDL的多路抢答器的设计,重庆三峡学院2013届毕业设计答辩,指导教师：赵威威,班级：09级电信应电 学生：文 超 学号：200915254124 答辩时间：2013年1月11日,重庆三峡学院2009级毕业设计答辩,选题的背景及意义,背景： 随着集成技术的发展，尤其是中、大规模和超大规模集成电路的发展，数字电子技术的应用越来越多地渗透到国民经济的各个部门，目前数字电子技术已经广泛应用于计算机、自动控制、电子测量仪表、电视、雷达、通信等各个领域。其中，抢答器就是典型的一种运用数字集成的设备。 意义：在文娱活动、竞赛中能准确、公正、直观地判断出抢答者的机器。通过抢答者的指示灯显示、数码显示和
2、警示显示等手段指示出最先抢答者，客观上保证参赛过程的公平 。通过了解抢答器的组成原理，测试方法，了解多功能抢答器各单元电路之间的关系和相互影响。,重庆三峡学院2009级毕业设计答辩,毕业设计结构组成,第一部分 整体设计方案 第二部分 子模块的设计 第三部分 子模块的仿真 第四部分 子模块源代码,重庆三峡学院2009级毕业设计答辩,毕业设计主要内容,第一部分：整体设计方案 本设计为四路智能抢答器，所以这种抢答器要求有四路不同组别的抢答输入信号，并能识别最先抢答的信号，直观地通过数显和蜂鸣等方式显示出组别；对回答问题所用的时间进行计时、显示、超时报警、预置答题时间，同时该系统还应有复位、倒计时启动
3、功能,重庆三峡学院2009级毕业设计答辩,子模块的设计,第二部分：子模块的设计 1，抢答鉴别模块的设计 引脚作用： 输入信号：各组的抢答按钮A、B、C、D，系统清零信号INI。 输出信号：各组的抢答按钮显示端A1、B1、C1、D1组别显示端G30。 原理：第一个按下键的小组，抢答信号判定电路LOCK通过缓冲输出信号的反馈将本参赛组抢先按下按键的信号锁存，并且以异步清零的方式将其他参赛组的锁存器清零，组别显示、计时和计分会保存到主持人对系统进行清零操作时为止。当INI=1时系统复位，使组别显示信号G=0000，各组的指示灯信号A1=0，B1=0，C1=0，D1=0；当INI=0，即低电平有效，使
4、其进入抢答鉴别状态，到CLK的上升沿到来时，以A组抢答成功为例，当输入信号为A=1，B=0，C=0，D=0，输出信号G=1000，A1=1，即为鉴别出A组抢答成功，同时屏蔽其他组的输入信号，以免发生错误。同理其他组别抢答成功也是这样的鉴别过程,重庆三峡学院2009级毕业设计答辩,7/22/2019,2，计时模块的设计 抢答鉴别模块成功判别出最先按下抢答按钮的参赛组后，在成功鉴别出哪组最先抢答后，主持人按下计时信号，则进入计时状态。计时模块可分作两部分：（1）预置数；（2）60秒倒计时。60秒时间用两个数码管QA，QB显示，其中QA表示60秒的个位，QB表示60秒的十位。计时模块开始工作从预置初
5、始值开始以秒计时，计时至0秒时停止，时间耗尽时，扬声器会发出超时报警信号，以中止答题该系统输入信号有：系统清零信号CLR，计时预置控制端LDN，计时使能端EN，系统时钟信号CLK，计时预置数据调整按钮TA、TB。系统输出信号有：倒计时输出端QA30、QB30。,重庆三峡学院2009级毕业设计答辩,子模块的设计,7/22/2019,3，计分模块设计 计分模块的运行方式是按照十进制进行加减，即当时钟出现上升沿时就进行加一或者减一的操作。 记分模块为哪组进行记分取决于鉴别模块的输入信号G，当G=1000时表示A组最先抢答，则在此模块中为A组记分，当G=0100时表示B组最先抢答，则在此模块中为B组记
6、分，当G=0010时表示C组最先抢答，则在此模块中为C组记分，当G=0001时表示D组最先抢答，则在此模块中为D组记分。 以A组为例来说明此模块的设计，当复位信号RST=1时，系统复位且A组的分值显示初始值，为100分。当RST=0时，如果该组选手答题正确，则主持人按下加分键，即ADD=1，此时对该组进行加分操作；如果该组选手答题错误，则主持人按下减分键，即SUB=1，此时对该组进行减分操作。系统的输入信号有：计分复位端RST，加分按钮端ADD，减分按钮端SUB，组别号输入端CHOS30。系统的输出信号有：A组分数输出端AA230、AA130、AA030，B组分数输出端BB230、BB130、
7、BB030，C组分数输出端CC230、CC130、CC030，D组分数输出端DD230、DD130、DD030。,重庆三峡学院2009级毕业设计答辩,子模块的设计,7/22/2019,4，译码显示模块 该模块实际上是一个译码器，译码器是组合逻辑电路的一个重要的器件，其可以分为：变量译码和显示译码两类。变量译码一般是一种较少输入变为较多输出的器件，一般分为2n译码和8421BCD码译码两类。 显示译码主要解决二进制数显示成对应的十、或十六进制数的转换功能，一般其可分为驱动LED和驱动LCD两类。译码是编码的逆过程。,重庆三峡学院2009级毕业设计答辩,子模块的设计,7/22/2019,抢答器的系
8、统实现 本设计中，抢答器组别信号A、B、C、D为高电平时，其功能为有效状态。同样，系统清零信号CLR、预置及倒计时控制信号LDN，亦为高电平有效。当CLR有效时，抢答信号判别电路清零，为判别优先抢答信号做出准备。当计时使能端EN为低电平，预置时间设置信号LDN=1时，通过计时预置数据调整按钮TA、TB进行预置数。当计时使能端EN为高电平，有系统时钟信号CLK时，进行一分钟倒计时,重庆三峡学院2009级毕业设计答辩,子模块的设计,7/22/2019,系统整体仿真,重庆三峡学院2009级毕业设计答辩,子模块的仿真,致谢,大学本科的学习生活即将结束。在此，我要感谢所有曾经教导过我的老师和关心过我的同学，他们在我成长过程中给予了我很大的帮助。本毕业设计能够顺利完成，要特别感谢我的指导老师赵威威老师，感谢各位应用技术学院的老师的关心和帮助。 最后向所有关心和帮助过我的人表示真心的感谢。,重庆三峡学院2009级毕业设计答辩,不足之处，请各位老师批评指正。 谢谢！,致谢,重庆三峡学院2009级毕业设计答辩,
