《存储器和存储器子系统幻灯片》由会员分享，可在线阅读，更多相关《存储器和存储器子系统幻灯片（27页珍藏版）》请在金锄头文库上搜索。
1、1,微机原理与测控接口技术,北京邮电大学自动化学院叶 平 Email: Y Tel: 61198209,2,第五章 存储器及存储器子系统,3,存储器的主要技术指标,1、存储容量 指它可存储的信息的字节数或比特数，通常用存储字数（单元数） 存储字长 表示。 例如： 1Mb=1M 1bit=128k 8bit=256k 4bit=1M位 1MB=1M 8bit=1M字节,4,2、存取速度 （1）存取时间（访问时间）TA从存储器接收到读/写命令到信息被读出或写入完成所需的时间。决定于存储介质的物理特性和寻址部件的结构ROM存取时间通常为几百 nsRAM存取时间通常为几十 ns 到一百多 ns,5,（
2、2）存取周期 TM 指在存储器连续读/写过程中一次完整的存取操作所需的时间或者说是CPU连续两次访问存储器的最小时间间隔。 TM略大于TA。,6,（3）数据传送速率BM 单位时间内能够传送的信息量。若系统的总线宽度为W，则BM=W/TM（b/s） 例如：若W = 32位，TM = 100ns，则 BM = 32bit / （10010-9s）= 320106 = 320Mbit/s = 40MB/s 若TM = 40ns，则 BM = 100MB/s 早期的PC机：总线为8位，TM = 250ns BM = 8bit / （25010-9 ）= 4MB/s 系统总线的带宽（MB/s）,7,系统
3、总线的带宽（频宽，MB/s）系统总线本身所能达到的最高传送速率。若系统总线的一个存取周期最快为4个总线时钟周期，在一个总线周期中可以存取32位数据。若该系统总线的时钟频率为16MHz，则总线的带宽32 ( 16 10 6 / 4) = 128 Mb/s = 16MB/S,8,存储器的分类与性能,1、内存储器 也称主存储器，但有了Cache后，内存包括主存与Cache。其速度快，价格贵，容量有限。它包括： （1）磁性存储器 磁泡存储器和磁芯存储器，信息不易丢失，但容量小，体积大。 （2）半导体存储器 双极性存储器：速度快，功耗大，价格贵，容量小。适宜作Cache、队列等；,9, MOS存储器：速
4、度稍慢，集成度高，功耗小，价格便宜。 a、只读存储器 ROM：掩膜ROM，厂家制造时已编程，用户不可编程， 非易失。 PROM：用户可一次编程（OTP）, 不可擦除。 EPROM：紫外线擦除可编程ROM。 E2PROM：电可擦除可编程ROM。,10, MOS存储器：速度稍慢，集成度高，功耗小，价格便宜。 b、RAM存储器（随机存取存储器，又称随机读/写存储器，易失性） SRAM：静态存储器，掉电后，信息丢失-易失性。集成度低，价格稍贵 DRAM：动态存储器，即使不掉电，信息也会丢失，需要定时刷新。集成度高，价格较低,11,2、外存储器 外存储器又称海存，容量大，价格低，不易挥发，但存取速度慢。
5、外存有： 磁表面存储器：磁鼓，磁盘（硬盘、软盘） 光存储器：CD-ROM, DVD-ROM, CD-R, WR-CD 半导体存储器：Flash存储器（闪存盘，闪存条， U盘。,12,内存的基本组成,1、存储体 存储二进制信息的矩阵，由多个基本存储单元组成，每个基本存储单元可有0与1两种状态，即存储1bit信息。 2、地址译码部件 地址线通过译码器选中相应的存储单元中的所有基本单元。地址线条数n = log2N（N为存储单元数）。 即：N=2n ，若n = 16，N = 2n = 65536 64K 8 位 64K 4 位,13,3、读/写电路 读/写电路由读出放大器、写入电路和读/写控制电路构
6、成，通过数据线与CPU内的数据寄存器相连。 数据线的条数与每个存储单元内的基本存储单元数相等。,14,存储器的接口设计,存储器通过总线与CPU连接，它们之间要交换地址信息、数据和控制信息。其接口信号如图。,A0Am,D0Dn,RD,WR,CS,SIZE,XTACK/WAIT,接口信号说明：地址信号：A0Am数据信号：D0Dn读、写信号：RD、WR（有时二者合二为一）片选信号： CS（高地址译码产生）多字节宽度（使能）信号：SIZE （指明存取的字节数，如字节、字、双字等）,15,设计步骤 (1) 根据设计需求，确定存储器的选型和数量容量大小的计算 (2) 根据地址的要求，设计地址线的连接方式芯
7、片地址线与CPU的低位地址总线相连，以确定存储器片内地址，剩下CPU的高位地址线通过地址译码产生片选控制信号。（3）设计存储器数据线的连接方式数据线连接驱动电路设计（4）设计控制线的连接方式片选信号读/写信号,16,存储器接口设计举例,例1、在PC/XT总线上用62256扩充64KB RAM。 PC/XT数据总线是8位；（8位存储系统） SRAM 62256为 32K 8位； 需两片。,17,例1、在PC/XT总线上用62256扩充64KB RAM。 若本次扩充的地址为：E 0000HE FFFFH。则译码电路如下:地址译码采用门电路实现，因为地址为：E0000HEFFFFH= 1110 00
8、00 0000 0000 0000 1110 1111 1111 1111 1111B,A19A17=111B，A16=0A15=0, 选择第一片62256A15=1, 选择第二片62256,1110 0000 0000 0000 0000 1110 0111 1111 1111 1111B,1110 1000 0000 0000 0000 1110 1111 1111 1111 1111B,18,存储器接口设计举例,例2、用SRAM 62256在ISA总线上扩充64KB RAM。 因为ISA（PC/AT）为16位总线（16位存储系统），故数据总线是D0D15，地址线为24位，且增加了高字节允
9、许信号BHE，其接口信号与PC/XT不同。,地址译码器说明：A0和BHE分别选择偶地址与奇地址存储体。,19,设计步骤 (1) 根据设计需求，确定存储器的选型和数量容量大小的计算 (2) 根据地址的要求，设计地址线的连接方式芯片地址线与CPU的低位地址总线相连，以确定存储器片内地址，剩下CPU的高位地址线通过地址译码产生片选控制信号。（3）设计存储器数据线的连接方式数据线连接驱动电路设计（4）设计控制线的连接方式片选信号读/写信号,20,存储器接口设计举例,例3、设计一个2K x 8位的存储器，与8088CPU相连。分别使用：2114芯片（1K 4位）,21,1 容量设计 2114数据位数为4
10、位, 8088 CPU数据总线是8位的，2K容量的存储器用4片2114实现。2 地址线需要10位, 即A0A9; 因为2114存储单元数为1K (210=1024)单元。3 数据线 2片2114做为一组，构成8位，连接到数据线。4 控制线芯片选择线至少需要1位,22,23,存储器接口设计举例,例4（题15）用2114（1K 4位）、6116（2K 8位）和6264（8K 8）分别组成存储容量为64K 8的存储器，各需要多少片？地址需要多少位作为片内地址选择线，多少位作为芯片选择线？128片，10，6（64组）32片，11，5（32组）8片，13，3（8组）,24,存储器接口设计举例,例5（题1
11、6）设有一个具有24位地址和8位字长的存储器，问：该存储器能够存储多少字节的信息？如果由4M1位的RAM芯片组成，需要多少片？在此条件下，若数据总线为8位，需要多少位作为芯片选择？16M 8 bits = 16MB4 8 = 32片2 位4M 1位，数据线和地址线分别是多少？,25,存储器接口设计举例,例6用单片容量为16K1位的SRAM 芯片组成8位的存储系统，其地址空间为A8000HCFFFFH，请问：系统存储容量为多少？该SRAM 芯片有多少条数据线？多少条地址线？组成该存储系统共需该SRAM 芯片多少片？整个系统应分为多少个芯片组？分别写出第一个芯片组和最后一个芯片组所对应的地址空间,26,存储容量=CFFFFH-A8000H+1=28000H (B)=160KB芯片容量16K1位：16K=214 所以有14条地址线，1条数据线所需要的芯片数：（160K8）/（16K1）=80因为每个芯片只有一位数据线，所以需要8片构成一组；整个系统应分为：80/8=10个芯片组,27,第一个芯片组的地址空间：A8000HABFFFHA19 A18 A17 A16 A15 A14 A13 .A0 1 0 1 0 1 0 0 0 1 1最后一个芯片组的地址空间：CC000HCFFFFHA19 A18 A17 A16 A15 A14 A13 .A0 0 0 1 1 0 0 1 1 1 1,
