触发器(介绍)幻灯片

《触发器(介绍)幻灯片》由会员分享，可在线阅读，更多相关《触发器(介绍)幻灯片（78页珍藏版）》请在金锄头文库上搜索。

1、第一章作业存在的问题,代数法化简不完整：1-12（1）1-13（8）卡诺图化简：画包围圈1-17（3） （5） （7）,10,组合逻辑电路设计,设8421BCD码ABCD的十进制数为N（N0），当N能被3或4整除时，输出L为高电平1。要求列出真值表、写出逻辑函数；并用与非门实现逻辑函数；画出逻辑电路图。,10,第四章 触发器,第一节 触发器的电路结构及工作特点,第二节 触发器的逻辑功能及功能转换,第三节 集成触发器的主要参数,10,作 业,4-24-34-64-114-194-20,10,锁存器和触发器是构成各种时序电路的存储单元电路，共同点是都具有0和1两种稳定状态，一旦状态稳定，就能自行保

2、持，并长期存储1位二进制码，直到有外部信号作用才有可能改变。 锁存器是一种对脉冲电平敏感的存储单元电路，可以在特定输入脉冲电平作用下改变状态。 触发器是一种对脉冲边沿敏感的存储电路，只有在作为触发信号的时钟脉冲上升沿或下降沿的变化瞬间才能改变状态。,第一节 触发器的电路结构及工作特点,10,本节主要内容,一、基本RS锁存器二、逻辑门控RS锁存器三、主从触发器 主从RS触发器 主从JK触发器 T触发器和T触发器 CMOS主从结构D触发器四、边沿触发器 维持阻塞D触发器 利用传输延迟的边沿JK触发器,10,一、基本RS锁存器,（一）用与非门组成的基本RS锁存器电路结构和逻辑符号,b.国标逻辑符号,

3、a.逻辑电路图,10,锁存器有两个互补的输出端，通常把Q端的状态作为锁存器的状态。,有两个输入端R、S，低电平有效,Q =1、 =0 1状态或置位状态,Q =0、 =1 0状态或复位状态,逻辑电路图的另一种画法,10,(二)逻辑功能分析,初态：R、S信号作用前Q端的 状态，初态用Q n表示。,次态：R、S信号作用后Q端的 状态，次态用Q n+1表示。,两个概念,10,(二)逻辑功能分析,10,0,1,0,1,0,1,0,1,1,1,不定（不允许）,0,0,1,1,0,1,置0（复位）,置1（置位）,保持原状态,约束条件: S+R = 1，即不允许S=R=0,不稳定状态的约束,R=S=0同时撤消

4、时电路的状态可能有三种情况,1、锁存器为1状态,2、锁存器为0状态,3、锁存器处于振荡状态,10,例 用与非门组成的基本RS锁存器中，设初始状态为0，已知输入R、S的波形图，画出两输出端的波形图。,解：,10,（三）或非门构成的基本RS锁存器,输入端高电平有效,10,逻辑功能分析,约束条件: SR = 0，即不允许S=R=1,10,一、基本RS锁存器,10,二、逻辑门控RS锁存器,（一）电路结构和逻辑符号,电路结构,国标逻辑符号,简单RS锁存器,使能信号控制门电路,锁存使能输入端,10,（二）逻辑功能分析,S=1，R=0：Qn+1=1,S=0，R=1：Qn+1=0,S=1，R=1：Qn+1=

5、,CP =1：,CP =0：,状态发生变化。,状态不变,10,逻辑门控RS锁存器的特征表,10,状态不变,当R=S=1时当CP由1变0时锁存器的状态不定。当CP=1时，R、S同时由1变0时锁存器的状态不定。,不稳定状态的约束,10,的波形。,例 逻辑门控SR锁存器的CP、S、R的波形如下图虚线上边所示，锁存器的原始状态为Q = 0，试画出,Q3、Q4、Q和Q,10,小 结,b.国标逻辑符号,a.逻辑电路图,10,一、基本RS锁存器,约束条件: S+R = 1,二、逻辑门控RS锁存器,电路结构,10,约束条件: SR = 0（CP=1）,(三)锁存器功能的几种描述方法,1特性方程2状态转换图3驱

6、动表4波形图,10,1.特性方程,锁存器次态Qn+1与输入信号R、S及现态Qn之间的表达式称为特征方程。,CP=1时有效,10,2.状态转换图,表示在时钟满足时，锁存器从一个状态变化到另一个状态或保持原状态不变时，对输入信号的要求。,10,初态,次态,状态转换的方向,状态转换的条件,3.驱动表,用表格的方式表示锁存器从一个状态变化到另一个状态或保持原状态不变时，对输入信号的要求。,10,4.波形图 用输入输出波形来表示锁存器状态的变化,10,由于在CP=1期间，G3、G4门都是开着的，都能接收R、S信号，如果在CP=1期间R、S发生多次变化，则锁存器的状态也可能发生多次翻转，这种现象叫做空翻。

7、所以，此种锁存器的触发翻转被控制在一个时间间隔内，而不是某一时刻。,(四)逻辑门控RS锁存器存在的问题-空翻,Q,10,三、主从触发器,（一）主从RS触发器,逻辑电路图,逻辑符号,10,（1）当CP1时，CP0，从触发器被封锁，保持原状态不变；主触发器工作，接收R和S端的输入信号。（2）当CP由1跃变到0时，即CP=0、CP1。主触发器被封锁，输入信号R、S不再影响主触发器的状态；从触发器工作，接收主触发器输出端的状态。（3）当CP=0时，主、从触发器均不发生变化。,1.主从RS触发器的工作原理,主从触发器的触发翻转分为两个节拍：,主从RS触发器的特征方程、真值表、状态转换图和驱动表与逻辑门控

8、RS锁存器相同。,10,主从RS触发器的缺点,R、S不能同时为1，即仍有约束RS=0主从JK触发器可解决此问题,（1）主从触发器的翻转是在CP由1变0时刻（CP下降沿）发生的。（2）CP一旦变为0后，主触发器被封锁，其状态不再受R、S影响，因此不会有空翻现象。（3）输入端直接控制的问题已经解决。,2.主从RS触发器的基本特点,10,（二）主从JK触发器,将主从RS触发器触发器的两个互补的输出端信号通过两根反馈线分别引到输入端的G7、G8门，这样，就构成了主从JK触发器。,逻辑符号,1.主从JK触发器的结构和逻辑功能,J,K,10,1.特性表,3.状态转换图,2.特性方程,4.驱动表,10,例

9、已知主从JK触发器J、K的波形如图所示，画出输出Q的波形图（设初始状态为0）。,在画主从触发器的波形图时，应注意以下两点：（1）触发器的触发翻转发生在时钟脉冲的触发沿（这里是下降沿）。 （2）CP=1期间主触发器接收，在CP下降沿的瞬间从触发器翻转。 （3）一次变化问题。,10,解：画出输出波形如图示。,例 已知主从JK触发器J、K的波形如图所示，画出输出Q的波形图（设初始状态为0）。,10,2. 主从JK触发器的一次变化现象,主从JK触发器在CP=1期间，主触发器在输入发生多次变化的情况下，而其状态只能变化（翻转）一次，这种现象称为一次变化现象。Q=0时J不能发生从010的变化，Q=1时K不

10、能发生从010的变化。,解决的方法：引入边沿触发器,10,（三）T触发器和T触发器,如果将JK触发器的J和K相连作为T输入端就构成了T触发器。,2.特性方程,3.状态转换图,11,（三）T触发器和T触发器,当T触发器的输入控制端为T=1时，称为T触发器。,特性方程,时钟脉冲每作用一次，触发器翻转一次。,11,（四）CMOS主从结构D触发器,1. CMOS主从结D触发器的电路结构,主锁存器与从锁存器结构相同,TG1和TG4的工作状态相同,TG2和TG3的工作状态相同,11,2. CMOS主从结构D触发器的功能分析,TG1导通，TG2断开输入信号D 送入主锁存器。,TG3断开，TG4导通从锁存器维

11、持在原来的状态不变。,（1） CP=1时:,=0，C =1，,Q跟随D端的状态变化，使Q=D。,11,（2） CP由1跳变到0,=1，C =0，,触发器的状态仅仅取决于CP信号上升沿到达前瞬间的D信号,TG3导通，TG4断开从锁存器Q的信号送Q端。,可见，从锁存器总是跟随主锁存器的状态变化，称之为“主从”,2. CMOS主从结构D触发器的功能分析,11,1. 特性表,3. 状态图,4. 驱动表,11,D触发器在CP控制下分两个节拍动作，在CP的一个周期内，触发器只在CP的触发沿时刻接收信号并使输出状态翻转。,2. D触发器的基本特点,CMOS主从结构的D边沿触发器有主从触发器的电路结构，边沿触

12、发器的工作特点。,边沿触发器没有空翻现象，也没有一次变化现象，可靠性高，抗干扰能力强。,11,1. 电路结构,根据Q3Q4确定触发器的状态,四、边沿触发器,逻辑符号,表示边沿触发，外侧无圆圈，表示上升沿触发。,（一）维持阻塞D触发器,11,4,（1）CP = 0,2、工作原理,Qn+1=Qn,D 信号进入触发器,为状态刷新作好准备,11,（2）当CP 由0 跳变为1,在CP脉冲的上升沿，触法器按此前的D信号刷新,11,（3）当CP =1,在CP脉冲的上升沿到来瞬间使触发器的状态变化,D信号不影响 、 的状态，Q的状态不变,置0维持线,11,置1阻塞线,3.维持阻塞D触发器的波形图,11,4.

13、典型集成电路-74HC74 （双D触发器 ）,逻辑符号,RD直接置0端，低电平 有效；SD直接置1端；低电平 有效。,11,功能表,特点：（1）单输入端的双D触发器。（2）它们都带有直接置0端RD和直接置1端SD，为低电平有效。（3）为CMOS边沿触发器，CP上升沿触发。,逻辑符号,引脚分布,11,（二）利用传输延迟的触发器（JK触发器）,1、电路结构,11,（二）利用传输延迟的触发器（JK触发器）,1,状态不变,2、工作原理,11,2,状态不变,先打开，将输出锁定,经过一段延迟时间后,同时,2、工作原理,（二）利用传输延迟的触发器（JK触发器）,11,3,抢先关闭,瞬间,0,0,依然作用,电

14、路等效为,2、工作原理,（二）利用传输延迟的触发器（JK触发器）,11,3. 典型集成电路-74HC76 （双JK触发器 ）,逻辑符号,引脚分布,功能表,11,4.典型集成电路-74LS112（双JK触发器 ） 引脚分布,功能表,逻辑符号,11,触发器的脉冲工作特性是指触发器对时钟脉冲、输入信号以及它们之间相互配合的的时间关系的要求。掌握这种工作特性对触发器的应用非常重要。,五、集成触发器的脉冲工作特性,1. 维持阻塞D触发器的脉冲工作特性,2. 主从JK触发器的脉冲工作特性,11,1. 维持阻塞D触发器的脉冲工作特性,tset=2tpd。,tset=2tpd。,可以看出，该电路的建立时间为两

15、级与非门的延迟时间，即tset=2tpd。 取tH=1tpd，由图可以看出，该电路的tCPLH=2tpd，tCPHL=3tpd，所以触发器的tCPHtCPHL=3tpd。,11,2. 主从JK触发器的脉冲工作特性,在主从JK触发器电路中，当时钟脉冲CP上跳沿到达时，输入信号J、K进入主触发器，由于J、K和CP同时接到G7、G8门，所以J、K信号只要不迟于CP上跳沿即可，所以，tset=0。tCPH3tpd。 tH=0。该电路的tCPLH=2tpd，tCPHL=3tpd，所以触发器的tCPLtCPHL=3tpd。 综上所述，主从JK触发器要求CP的最小工作周期 Tmin= tCPH+ tCPL,11,第二节 触发器的逻辑功能及功能转换,一、触发器按逻辑功能的分类,锁存器和触发器是构成各种时序电路的存储单元电路，共同点是都具有0和1两种稳定状态，一旦状态稳定，就能保持，并长期存储1位二进制码，直到有外部信号作用才有可能改变。 锁存器是一种对脉冲电平敏感的存储单元电路，可以在特定输入脉冲电平作用下改变状态。 触发器是由不同的锁存器构成的一种对脉冲边沿敏感的存储电路，只有在作为触发信号的时钟脉冲上升沿或下降沿的变化瞬间才能改变状态。,