《数字定时控制器电子技术课程设计》由会员分享，可在线阅读，更多相关《数字定时控制器电子技术课程设计（10页珍藏版）》请在金锄头文库上搜索。
1、北京理工大学电子与技术课程设计北京理工大学电子技术课程设计数字定时控制器 第1章 设计任务及要求11设计任务及要求设计一个具有数字钟功能的数字定时控制器 1、计时显示范围要求自00时00分00秒到23时59分59秒 2、具有校时功能，可对小时、分、秒分别进行校准3、要求预选时刻到达时被控对象连续响10秒，蜂鸣器在10秒内断续鸣叫5次，即响1秒停1秒第2章 课题分析及EDA仿真分析2.1 设计方案与分析整体分为震荡电路、计时电路、校时电路、闹钟电路、分频电路用振荡电路产生2Hz信号，来实现时钟的计时脉冲时分秒计时电路分别用24进制、60进制、60进制计数器完成，通过分频得到1Hz信号，周期即1秒
2、，从而实现24小时计时功能校时电路用4位状态移位寄存器实现，分别实现计时-校时-校分-校秒闹钟电路用与非门将需要的时刻译码，与0.5Hz相与，使得在两秒周期内，响一秒、断一秒分频电路产生2Hz信号供校时、0.5Hz供闹钟电路译码显示电路时计数器分计数器秒计数器校时电路闹钟电路分频电路振荡电路其基本逻辑框图如图2-1所示。图2-1数字时钟电路结构图计时电路工作时，通过分频得到的1Hz信号作为秒的脉冲输入，当秒计数器计数满60时，输出进位脉冲，送至分计数器计数，同时对秒清零。当分计数器计数满60时，输出进位脉冲，送至时计数器计数。当时计数器计数满24时，输出清零脉冲，分别送至秒、分、时计数器的清零
3、端完成清零，开始新一天的计时。2.2 电路的仿真与论证2.2.1振荡电路由于通过三五定时器产生脉冲信号没有晶振稳定，且实验室没有555定时器，所以采用晶振电路。振荡电路采用晶振电路，如图，4060为14 级二进制串行计数器，可以将32.768HZ进行14分频，得到2HZ。晶振电路结构如图2-2图2-2 555定时器RC振荡电路2.2.2分频电路振荡电路获得2HZ的方波信号后，需要将其进行分频，得到1HZ、0.5HZ。采用74LS160作为分频器，74LS160是8421编码的10进制计数器，将其功能设定为计数功能，把2HZ的信号输出到CLK管脚，则其QA管脚便输出1HZ的方波信号，QB管脚输出
4、0.5HZ的方波信号，仿真结果如图2-3 图2-3 分频电路（图中2HZ由555定时器产生）2.2.3时、分、秒计时电路计时功能由6片74LS160实现，秒位由两片构成60进制，各位的作为十进制，进位信号给十位；将十位的QB、QC相与作为进位信号给分位的CLK，同时作为清零信号给十位的CLR，实现从0到59的循环计数。分位的组成与秒位的完全相同。时位由两片74LS160组成24进制。把十位的QB与个位的QC相与作为清零信号给两片的CLR两端，实现从0到23的计数。给秒位的CLK端输入1HZ脉冲信号，周期一秒，则秒位每一秒计一次数，到59后进位到分位，同时秒位清零；同理，分位每60分进位一次给十
5、位。实现自00时00分00秒到23时59分59秒的计仿真结果如图2-4、图2-5 图2-4 秒、分计数器 图2-5 时计数器2.2.4校时电路由于只能采用一到两分开关实现校时，于是使用了移位寄存器4015，通过逻辑门电路使4015的输出Q0Q1Q2Q3。共五个状态循环，Q0Q1Q2Q3=0000代表暂停，Q0Q1Q2Q3=1000代表计时，Q0Q1Q2Q3=0100代表校时，Q0Q1Q2Q3=0010代表校分，Q0Q1Q2Q3=0001代表校秒。仿真结果如图2-6所示图2-6 CD4015的5状态循环接线图将Q0分别与1HZ、秒进位、分进位信号相与，再把Q1、Q2、Q3与2HZ相与，将两个相与
6、结果相或，得到的信号分别送到秒、分、时的CLK，当Q1=1时，由于Q2、Q3均为0，则时位的CLK为2HZ进行校时，校分、校秒同理。仿真结果如图2-7所示图2-7 校时原理图2.2.6闹钟电路要求在6：30或22：30时闹钟响起，选取6:30，用与非门和74LS138将06:30这四个数进行译码。6即把QB、QC相与，3把QA、QC相与，两个0用74LS138进行译码，Y0（低电平有效，所以要加反相器），将这四个数相与作为译码电路。因为要求响应10秒，所以讲秒的十位参与译码。闹钟电路的要求是当到达预定时间时，蜂鸣器在10秒内断续鸣叫5次，即响1秒停1秒，因此需要一个0.5HZ的方波信号，与预设
7、时间的译码信号相与，相与的结果送至蜂鸣器。仿真电路如图2-9图2-8 闹钟电路2.3 系统总体电路总体仿真电路图如图2-9所示图2-9 系统总体电路图由晶振构成的振荡电路产生2HZ的方波信号，经74LS160分频后得到1HZ和0.5HZ的信号，2HZ信号用于校时校分校秒，1HZ信号用于计时，0.5HZ信号用于闹钟电路。校时电路通过开关键，实现5个状态的循环。每按一次开关键，切换一次状态，实现，计时-校时-校分-校秒-暂停。校时用的2HZ，比正常计时速度快一倍电路中间部分是由6片74LS160组成的计时电路，分为时、分、秒共3个计时器，每个计时器使用2片74LS160组成100进制计时器，然后通
8、过逻辑门调整为24进制、60进制、60进制的计数器用于计时、计分、计秒。闹钟译码电路使用了小时的个位十位、分钟的个位十位、秒的十位共5位数参与译码，这样译码有效的时间便为10秒。译码信号和0.5HZ信号相与，即可得到需要的闹钟信号。第3章 调试与结果分析3.1 调试过程中遇到的问题在进行计时模块儿调试时，计时的秒位会在9秒时进行进位，即会显示19，然后再显示10。经过分析后发现在进位端加一个反相器，即在下降沿时进位，延迟了半个周期在实验室进行仿真时，我们一开始设计的是555定时器产生2HZ，由于实验室只提供晶振，所以我们重新查找资料，由于对晶振不熟悉，所以我们用了资料上的经典方案来产生2HZ在
9、进行校时模块调试时发现校时、校分同时进行，并且初步分析时把给时位的进位与给分的进位相同，但经过检查发现进位段没有接错。经过一点点检查校时的组成模块儿，发现是校时的信号与Q2相连，这样校分的时候会出现校时的情况在第一次验收阶段，我们的电路在06:31时还会响10秒，同样，我们推测会在6:32等以及16:30等响，没有严格完成实验要求。所以我们把06：30这四个数同时进行译码作为闹钟响应的条件在接线过程中有几次接线错误，但都及时发现改正实验电路图如3-1图3-1 整体连线图3.2 实验结果根据仿真电路依次搭建计时、校时、闹钟、振荡电路，分别检测各部分电路功能，无误后再把各个部分组合起来，最终按要求
10、完成了数字电子钟的设计即实现24小时计时、定点06:30闹钟响十秒，且响一秒断一秒、可以对时分秒校时。3.3使用元器件使用元器件如下：74LS160 7片、74LS138 3片、74LS04 2片、74LS08 3片、74LS32 3片、4015 1片、CD4060 1片、32768HZ晶振1片、20M电阻一个、20PF电容 两个、导线若干第4章 总结与体会这次课程设计是要求我们独立设计，由于我们学过数电有一段时间了，很多细节问题有点模糊。但我和许佳俍同学通过一下午和一晚上查阅大量资料，终于得到了整体方案，并且将各个模块仿真完成。尤其是在校时功能的设计上，由于要求一到两个开关，所以我们想了很久
11、，最后通过学习书上的状态移位寄存器的方案得以实现。对于震荡模块儿，我们一开始是用555定时器。但第二天在实验室仿真时，由于实验室只提供晶振，我们有开始查阅并设计晶振产生2HZ的方案。最终仿真成功。在搭建电路时，我们逐个模块儿搭建，即使很仔细地插拔线，仍有因几次连接错误而排查很久。所以做电路细致很重要。通过这次课程设计，我不仅又复习到了数电的知识，并且又再次熟悉了芯片如74LS160、74LS138、74LS04、74LS08、74LS32、4015、CD4060等的管脚图，并掌握了经典的方案如晶振产生2HZ信号、状态移位寄存器的用法与接法、译码电路的连接，另外，还学习了信号上升沿于下降沿的不同对实验现象的影想，这些将对今后的学习很有帮助。在这次课程设计中，我们很快做完离不开我和许佳俍同学的正确的分工合作，在设计晶振电路时正是由于他的查阅资料得到了正确的仿真与实验结果，在整个课设过程中，我们明确分工，效率很高。10
