ad9833_中文资料

《ad9833_中文资料》由会员分享，可在线阅读，更多相关《ad9833_中文资料（19页珍藏版）》请在金锄头文库上搜索。

1、AD9833 特性特性： 频率、相位数字可编程 能耗：20mW/3V 输出频率范围：012.5MHz 输出波类型：正弦波、三角波、方波。 工作电压范围：2.35.5V。 不需外部组件。 3 线 SPI 接口。 工作温度范围：40105 低功耗选择。 10 管脚 MSOP 封装 应用： 应用： 频率激发/波形产生。 液体、气流测量。 传感应用逼近、运动、缺陷探测。 线性损失、线性衰减。 测试设备、医疗设备 扫描、时钟产生器 概述： 概述： AD9833 是一款低功耗、可编程波形发生器，可以产生正弦波、三角波、方波。 输出频率和相位可软件编程，很容易调整，而不需要外部组件。频率寄存器是 28 位的

2、， 如果是 25M 的时钟源，经过编程可以得到 0.1Hz 的时钟；同样如果是 1M 的时钟源，可以 得到 0.004Hz 的时钟。 AD9833 通过 3 线串口进行写操作。串口工作时钟频率高达 40M，并与 DSP 和微处理 器标准兼容。其工作电压在 2.3V5.5V 之间。 AD9833 还具有休眠功能，可使没被使用的部分休眠，减少该部分的电流损耗，例如， 若利用 AD9833 输出作为时钟源，就可以让 DAC 休眠，以减小功耗，该电路采用 10 引脚 MSOP 型表面贴片封装，体积很小。 图一 规范测试电路 原理框图：原理框图： AD9833 规范规范 图二 控制时钟 时间特性：时间特

3、性： 图三 串行时序 最大绝对额定值：最大绝对额定值： VDD to AGND . . . . . . . . . . . . . . . . . . . .0.3 V to +6 V VDD to DGND . . . . . . . . . . . . . . . . . . . .0.3 V to +6 V AGND to DGND . . . . . . . . . . . . . . . . . . . 0.3 V to +0.3 V CAP/2.5 V . . . . . . . . . . . . . . . . . . . . . . . . . .2.75 V Digital

4、 I/O Voltage to DGND . . . . . . . . . .0.3 V to VDD + 0.3 V Analog I/O Voltage to AGND . . . . . . . . . . .0.3 V to VDD + 0.3 V Operating Temperature Range Industrial (B Version) . . . . . . . . . . . . . . . 40to +105 Storage Temperature Range . . . . . . . . . . . . .65 to +150 Maximum Junction

5、Temperature . . . . . . . . . . . . . . . . . 150 MSOP Package JA Thermal Impedance . . . . . . . . . . . . . . . . . . . . .206/W JC Thermal Impedance . . . . . . . . . . . . . . . . . . . . . 44/W Lead Temperature, Soldering (10 sec) . . . . . . . . . . . . . . 300 IR Reflow, Peak Temperature . .

6、. . . . . . . . . . . . . . . . . 220 选型参考：选型参考： 注意：注意： ESD (静电释放) 敏感设备。人体和测试设备很容易产生高达 4000V 的静电，这些静电 也会在不经意间自己释放掉。 虽然 AD9833 以 ESD 保护电路为其特色,高压静电释放还是可 能会给设备带来永久性的伤害。所以, 应当采取适当的 ESD 防备措施避免功能性能退化或 损失。 管脚定义管脚定义： 管脚功能描述管脚功能描述： 管脚号 名称 功能 电源 2 3 4 9 VDD CAP/2.5V DGND AGND 模拟和数字接口部分的电源供给。板上 2.5V 标准电压也是由 VD

7、D 产 生的。VDD 可以是 2.3V 和 5.5V 之间的电压值。VDD 和 AGND 之间 应该连接一个 0.1uF 和 10uF 的非耦合电容。 数字电路工作电压是 2.5V。这个 2.5V 电压是从 VDD 通过板上稳压器 产生的。VDD 小于 2.7V 时,稳压器要求 CAP/2.5V 和 DGND 之间连接 一个 100uF 的非耦合电容；如果 VDD 不大于 2.7V 时，CAP/2.5V 和 DGND 直接相连。 数字地 模拟地 模拟信号 1 10 COMP VOUT DAC 偏差管脚，用以退耦 DAC 偏差电压。 电压输出，可输出模拟或者数字电压。自带 200ohm 的电阻，

8、不需要外 部上拉电阻。 数字接口与控制 5 6 7 8 MCLK SDATA SCLK FSYNC 数字时钟输入。DDS 输出频率是 MCLK 的二进制分数形式。输出频率 的准确性和相位噪声由这个时钟确定。 串行数据输入，采用 16 位串行数据字格式。 串行时钟输入，数据在时钟下降沿输入 AD9833。 低有效控制输入，数据输入的帧同步信号。当 FSYNC 被拉低时，内部 逻辑就表示一个新的数据被载入。 AD9833 典型的性能特性： AD9833 典型的性能特性： AD9833 的一些术语的一些术语 积分非线性积分非线性： 这是指任意码与通过传输函数终点的直线的最大偏差。 传输函数的零点是零

9、刻度， 比第 一个转化码小 0.5LSB 的点，满刻度，比最后一个转化码高 0.5LSB 的点。误差以多少 LSB 的形式表示。 差分非线性度差分非线性度： 这是在 DAC 上相邻两个代码变化 1LSB 在测量和理想状况下的差异。一个指定的最大 范围是1LSB 的差分非线性度可以保证单调性。 输出标准：输出标准： 输出标准指的是在 DAC 输出产生的满足规范的最大电压值。如果有比指定标准高的电 压产生，AD9833 可能就不符合记录表中的标准。 无寄生动态范围（无寄生动态范围（SFDR） ：） ： 和感兴趣的频率一起，基频波的谐波频率以及这些频率的像都会出现在DDS电路的输 出上。无寄生动态范

10、围（SFDR）指的是出现在感兴趣波段的激励或谐波。宽带SFDR会给 出在 0 到奈奎斯特带宽内与基带频率大小有关的最大的谐波或激励的大小。 窄带SFDR会给 出在基带频率200kHz带宽内最大的谐波或激励的衰减。 总谐波失真：总谐波失真： 总谐波失真（THD）是谐波绝对和与基波绝对值的比值。对于 AD9833，THD 定义为： 这里，V1 是基波绝对幅度，V2,V3,V4,V5,V6 分别是 2 到 6 次谐波的绝对幅度。 信噪比（信噪比（SNR） SNR 是在奈奎斯特频率下测量输出信号的绝对值和其他所有频谱成分的绝对和的比 值。SNR 值以分贝形式表示。 时钟馈入时钟馈入 MCLK 输入会有

11、到模拟输出的馈入。时钟馈入指的是与 AD9833 输出频谱中基带频率 相关的 MCLK 信号的数量。 操作原理操作原理 由于波形常常是用幅度形式（a(t) = sin(wt)）加以考虑。这些都是非线性的，也很难 产生，除非用分段构造方法。另外，角型信息实际上是线性的。也就是说，相位角每一个单 位时间会改变一个固定的角度。角速度依赖于信号的频率（= 2_f） 。 图 四 正弦波的相位是线性的，只要给出参考时间间隔，这个间隔的相位变化就能确定。 Phase = t 的计算： =Phase/t=2f 计算f，并用参考实在频率代替参考周期( 1/fMCLK = t) f=PhasefMCLK / 2

12、AD9833就是基于这个简单的等式构造输出。一块简单的DDS芯片加上三个主要的子电路 （数控相位调制振荡器、SIN ROM、数模转换器）就可以实现这个简单的等式。每一个子 电路都会在下面提到。 电路结构 电路结构 AD9833是一个完全集成的DDS电路，需要一个参考时钟、一个低精度电阻和去耦电容去 产生高达12.5M的正弦波。除了产生这种射频信号，这款芯片完全能广泛适用于各种简单和 复杂的调制方案。这些调制方案在数字领域得到了广泛应用，运用DSP技术能够使复杂的调 制算法简化，而且很精确。 AD9833的内部电路由以下几部分组成：一个数控振荡器（NCO），频率和相位调制器， SIN ROM，一

13、个数模转换器和一个调节器。 数控相位调制振荡器数控相位调制振荡器 这包括两个频率选择寄存器， 一个相位累加器， 两个相位偏移寄存器和一个相位加法器。 NCO的主要组成部分是一个28位的相位累加器。连续时间信号的相位范围是：02。超 过这个范围时，正弦函数会周期性地重复。数字实现也是一样。累加器把相位值刻度多位数 字字。AD9833中的相位累加器是以28位的形式进行操作的，所以在AD9833中，2= 。 同样, Phase范围也刻度成以下范围：0 Phase 1。这样前面的等式就变成： 28 2 28 2 f =PhasefMCLK / 0 Phase 1 28 2 28 2 相位累加器的输入由

14、FREQ0或者FREQ1来选择，受FSELECT控制。NCO本身可以产生连续的 相位信号，因此在频率变化的时候需要防止输出的不连续。 在NCO后，用12位相位寄存器可以把相位偏移加入相位调制。其中一个相位寄存器的内 容被加到NCO最重要的位上。AD9833由两个相位寄存器，它们的分辩率是：2/4096 SIN ROM SIN ROM 为了让NCO的输出有用， 必须把相位信息转化成正弦值。 由于相位信息直接对应幅度值， SIN ROM把数字相位信息当作地址，通过查表把相位信息转化成幅度信息。虽然NCO包含的是 28位的相位累加器， 但NCO的输出却是截断了的12位。 使用相位累加器的全精度是不现

15、实的， 也是不必要的，因为这需要查找表的所有个条目。只需要足够的相位精度，以使截断产 生的误差小于10位DAC的精度，这就要求SIN ROM的相位精度要比10位DAC多两位。SIN ROM 通过控制寄存器的MODE（D1）位使能，表11中有更详尽的表述。 28 2 数模转换器（DAC） 数模转换器（DAC） AD9833包括一个高内阻电流源10位DAC。DAC从SIN ROM中获得数字字，再把他们转化成 对应的模拟电压。 DAC被定义位单端模式。由于AD9833在板上的电阻有200 ，所以就不需要额外的电阻。 DAC输出的一般是峰峰值为0.6V的电压。 调节器 调节器 VDD提供AD9833模

16、拟部分和数字部分需要的电源，一般为：2.3V5.5V. AD9833内部的数字部分工作在2.5V。一个板上调节器把VDD上的电压步减到2.5V。当 AD9833管脚VDD上的电压小于等于2.7V时，CAP/2.5V和VDD两个管脚应该连起来，这样板上调 节器就被旁路了。 功能描述功能描述 串行接口串行接口 AD9833 有一个标准 3 线串行接口， 与 SPI、 QSPI、 MICROWIRE 和 DSP 接口标准兼容。 在串行时钟输入 SCLK 的控制下，数据以 16 位字的形式写入 AD9833。操作的时序如 图三所示。 FSYNC 输入是电平触发，可以作为帧同步和使能信号。数据只有在 FSYNC 为低的时 候才能向里传输。要开始一个串行数据传输，FSYNC 必须置低，可以看到 FSYNC 下降沿 和 SCLK 下降沿之间有一个时间间隔（t7） 。FSYNC 置低以后，串行数据在 16 个 SCLK 下 降沿被移位进输入移位寄存器。 在第16个SCLK下降