《彩灯控制系统 数字电子技术基础课程设计》由会员分享，可在线阅读，更多相关《彩灯控制系统 数字电子技术基础课程设计（13页珍藏版）》请在金锄头文库上搜索。
1、长 春 工 业 大 学 电气与电子工程学院 数字电子技术基础课程设计 课程：数字电子技术基础 题目：彩灯控制系统 专业：自动化 班级：080303 姓名：刘英策、高文仲 袁业兴、王梁 指导教师：李岩 日期：2010年7月9日 彩灯控制系统 一、 设计目的 1、 学会将一个实际情况抽象为逻辑电路的逻辑状况的方法 2、 掌握计数、译码、显示综合电路的设计与调试方法。 3、 掌握实际输出电路不同要求的实现方法。 二、 设计任务 八路彩灯显示系统，该系统实现以下功能： 1. 八路彩灯从左向右依次渐亮，间隔为1S. 2. 八路彩灯从右向左依次渐灭，间隔为1S。 3. 八路彩灯同时点亮，时间为0.5S，然
2、后同时变暗，时间为5S，反复4次。 三、 结构框图 显示电路 节拍程序执行器 启 动 脉 冲 源 分频器 节拍控制器 四、设计原理 该控制系统结构框图如上图所示。其中脉冲源采用秒脉冲发生器，用以提供频率为Hz的时钟信号，也可由555振荡电路提供，改变555的振荡频率，即可改变计数器的计数快慢；分频器将1Hz的时钟信号四分频，用以产生0.15Hz (即4s)的时钟信号；节拍控制器产生三个节拍循环的控制信号，可由计数器来完成：节拍程序执行器完成在每个节拍下的系统动作，即数据的左移、右移和送数功能，可以使用双向移位寄存器74LSl94完成，也可用计数器控制译码器译码得到不同的输出信号，决定控制彩灯的
3、循环变化；显示电路完成系统循环演示的指示，可以用发光二极管模拟。 五、设计方案 1、总体电路的设计方案： 上面提出了两种不同的设计方案，下图是采用其中一个设计方案设计的一个8路彩灯循环显示的控制电路，彩灯由发光二极管模拟替代，该电路由555定时器、74LS163计数器和74LS194四位双向移位寄存器以及其他门电路组成。计数器的时钟信号由555振荡电路提供，振荡频率的改变可控制彩灯闪烁的快慢。控制彩灯的三个节拍的节拍控制器可以用移位寄存器74LS194实现，通过控制S0和S1实现右移、左移和送数，通过控制CLR实现清零。第一节拍为1右移，第二节拍为0左移，第三节拍全亮为置数1，全灭为清零。且第
4、三节拍时要求1秒内全灭全亮各一次，故脉冲信号频率比先前两节拍时脉冲频率要快一倍。由于程序循环一次要20秒，故需要一个20进制的计数器控制循环。所以可以用一个16进制计数器（分频器）产生不同频率的脉冲信号，一路送到控制20进制的计数器，一路经逻辑电路送到移位寄存器。 2、单元电路的设计： （1）时钟脉冲产生电路： a.用555定时器构成多谐振荡器,电路输出便得到一个周期性的矩形脉冲,其周期为: T=0.7(R1+2R2)C(1) 电路图： b.16进制计数分频器： 多谐振荡器产生的脉冲信号提供给74LS163十六进制计数器，74LS161QA输出2倍T的脉冲信号,大约为0.5秒；QB输出4倍T的
5、脉冲信号，大约为1秒。 电路图 （2）20进制循环控制电路 由于没有现成的二十进制计数器，所以考虑用两个74LS163以整体置零的方式搭接。首先将N进制计数器接成N*N进制，此时以低位片的进位输出信号作为高位片的计数使能信号，两片的CLK同时接计数输入信号。然后在计数器计为20状态时一处异步置零信号，将两片计数器同时置零。因为N进制计数器的计数序列从最小0到最大数N-1，即N是多余的，可用与非门检测N,当N出现时，与非门输出为低，用它控制清零端CR，将计数器清零。此处工作状态从0000010011，检测到10100时清零。 电路图 （3） 彩灯输出控制电路 a.8位双向移位寄存器 因为要控制8
6、路彩灯，所以考虑用两片74LS194接成8位双向移位寄存器。这时只需要将其中低位片的Q3接至高位片的DIR端，而将高位片的Q0接至低位片的DIL，同时把两片的S1、S0、CLK、CLR分别并联就行了。 电路图 b.8位双向移位寄存器的信号输入控制 74LS194功能表 输 入 输 出 功 能 CLR S1 S0 CP SL SR D0 D1 D2 D3 Q0 Q1 Q2 Q3 0 0 0 0 0 清 零 1 1 1 d0 d1 d2 d3 d0 d1 d2 d3 送 数 1 0 1 1 1 Q0n Q1n Q2n 右 移 1 1 0 0 Q1n Q2n Q3n 0 左 移 通过20进制计数器的
7、输出端的E、D信号控制移位寄存器的S0和S1及其端真值表 CLK 时间 节拍 QE QD S0 S1 SR SL 74LS194 动作 0 脉冲 B 1 第一节拍 0 0 1 0 1 * 右移1 1 2 0 0 1 0 2 3 0 0 1 0 3 4 0 0 1 0 4 5 0 0 1 0 5 6 0 0 1 0 6 7 0 0 1 0 7 8 0 0 1 0 8 1 HZ 脉冲 B 9 第二节拍 0 1 0 1 * 0 左移0 9 10 0 1 0 1 10 11 0 1 0 1 11 12 0 1 0 1 12 13 0 1 0 1 13 14 0 1 0 1 14 15 0 1 0 1
8、15 16 0 1 0 1 16 脉冲 A 17 第三节拍 1 0 1 1 * * 送 清零 17 1 0 1 1 18 18 1 0 1 1 19 1 0 1 1 20 19 21 22 20 23 由上表得： D ED CLR（E*A+QE） 进一步分析可知74LS194的控制脉冲： （E*A+QE）*E+B 3、八路彩灯控制系统的总电路图 六、设计总结 通过本次课程设计使我加深了对555振荡电路，计数器，译码器，显示电路的理解；基本掌握了数字系统设计和调试的方法；增加了集成电路应用知识；也提高了实际动手能力以及分析、解决问题的综合能力。在理论和实验教学基础上我们进一步巩固了已学基本理论及
9、应用知识，增强了理论联系实际的能力。在做课程设计的过程中，我深深地感受到了自己所学到知识的有限，也充分认识到了自学的重要性,以及学以致用的道理。明白了只学好课本上的知识是不够的，还要通过图书馆和互联网等各种渠道来扩充自己的知识，同时还要将所学的知识与实际应用相结合。在小组的配合工作中我们还体会到了团队合作的重要性。 7、 附录 555的内部结构 555定时器电路是一块介于模与数字电路的一种混合电路，由于这种特殊的地位，故555定时电路在报警电路、控制电路得到了广泛的应用。下图为555的内部电路，从图上可以看出，其仅有两个比较器、一个触发器、一个倒相器、放电管和几个电阻构成，由于比较器电路是一个
10、模拟器，而触发器电路为数字电路，故其为混合器件。 555为一8脚封装的器件，其各引脚的名称和作用如下： 1脚GND,接地脚 2脚TL,低电平触发端 3脚Q,电路的输出端 4脚/RD,复位端，低电平有效 5脚V_C,电压控制端 6脚TH,阈值输入端 7脚DIS，放电端 8脚VCC,电源电压端，其电压范围为：318V 555的功能描述 上图中当V_C不外接电压时，三个电阻对电源电压进行分压，每个电阻上的压降为1/3VCC,则两个比较器的同相端的输出电压分别为：1/3CC,2/3VCC。从图上可以看出，其555的工作可分为下列3种情况加以讨论： 1.当触发输入端TL输入电压低于1/3VCC而阈值输入
11、端电压大于2/3VCC时,其下面比较器输出为高电平，触发器输出高电平； 2.当触发输入端TL输入电压高于1/3VCC，而阈值输入端电压小于2/3VCC时,其两个比较器输出皆为低电平，触发器输出保持不变； 3.当触发输入端TL输入电压高于1/3VCC而阈值输入端电压大于2/3VCC时,其上面比较器输出为高电平，触发器输出低电平。 当然你在上面讨论时可同时对放电管进行讨论其状态，这里没有讨论，详情可能见有关资料，从上面的讨论，可列出下列表格： 输 入 输 出 TH TL /RD Q 放电管状态 0 0 导通 2/3VCC 1/3VCC 1 0 导通 2/3VCC 1/3VCC 1 保持不变 保持不
12、变 2/3VCC 1/3VCC 1 0 导通 2/3VCC 1/3VCC 1 1 截止 一、芯片名称：同步可预置带清零二进制计数器 二、74LS163芯片的引脚图和引脚说明： 说明一下这些引脚：T和P称之为使能端，相当于计数器的总开关，有点类似于数字锁的总开关。当这两个信号为某个电平时，芯片能够工作，反之则禁止。LD-意为加载，就是置数的意思。当它为某个电平时，计数器作置数操作，其他操作禁止。RCO-意为脉冲进位输出，当计数满十六时产生进位输出信号。 三、74LS163的逻辑图： 四、74LS163的逻辑符号： 接线时，CK接单脉冲或1Hz时钟脉冲信号。 输出端QDQCQBQA和RCO接发光二
13、极管。 其余的控制信号和输入信号接逻辑开关，LD和CLR是对低电平有效。 54S194/74S194芯片资料： 54LS194/74LS194 194 为 4 位双向移位寄存器，共有 54194/74194、 54S194/74S194，54LS194/74LS194 三种线路结构形式。 其主要电特性的典型值如下： 型号 fm PD 54194/74194 36MHz 195mW 54S194/74S194 105MHz 425mW 54LS194/74LS194 36MHz 75mW 当清除端（CLEAR）为低电平时，输出端（QAQD） 均为低电平。 当工作方式控制端（S0、S1）均为高电平
14、时，在时钟 （CLOCK）上升沿作用下，并行数据（AD）被送入 相应的输出端QAQD。此时串行数据（DSR、DSL）被禁 止。 当S0 为高电平、S1 为低电平时，在CLOCK上升沿作 用下进行右移操作，数据由DSR送入。 当S0 为低电平、S1 为高电平时，在CLOCK上升沿作 用下进行操作，数据由DSR送入。 当 S0 和 S1 均为低电平时，CLOCK 被禁止。对于 54 （74）194，只有当 CLOCK 为高电平时 S0 和 S1 才可改 变。 逻辑符号： 引出端符号 CLOCK 时钟输入端 CLEAR 清除端（低电平有效） AD 并行数据输入端 DSL 左移串行数据输入端 DSR 右移串行数据输入端 S0、S1 工作方式控制端 QAQD 输出端 极限值 电源电压 7V 输入电压 54/74194，54/74S194 5.5V 54/74LS194 7V 工作环境温度 54 -55125 74 -070 储存温度 -65150 八、参考文献 【1】、数字电子技术课程设计指导书 【2】、数字电子技术基础（第五版）高等教育出版社 【3】、数字电子技术实验指导书 吉林大学出版社
