《数字电子技术基础第3版李庆常第4章节组合逻辑电路》由会员分享，可在线阅读，更多相关《数字电子技术基础第3版李庆常第4章节组合逻辑电路（115页珍藏版）》请在金锄头文库上搜索。
1、第4章 组合逻辑电路,目 录,4.1 概述 4.2 组合逻辑电路的分析 4.3 组合电路的设计 4.4 组合逻辑电路中的竞争和冒险 4.5 组合电路的系统应用,4.1 概述,组合电路由逻辑门组成的多输入、多输出（或单输出）的逻辑电路。 如：n个输入（x1 x n）、m个输出（z 1 zm）的组合电路。,4.2 组合电路的分析,分析要求：就是根据已知逻辑电路，通过逻辑表达式、真值表等过程，分析其逻辑功能。 一般步骤：根据电路逻辑式（化简）真值表判断逻辑功能,4.2.1 组合电路分析的一般步骤,例：分析某四输入、两输出的逻辑电路,第一步：根据逻辑图写出逻辑式,1、加法器 例1：由5个逻辑门组成的2
2、 输入、2 输出逻辑电路,4.2.2 常用组合电路及其分析,逻辑式,A1A0和B1B0两个两位二进制数相加，其当A 0 和B0相加时，因没有低位进位，只考虑本位和（S0）和进位（C0）。这种加法运算称为“半加”运算。实现半加运算的电路称为“半加器”。,两个高位数（A1、B1）相加时，必须考虑可能来自低位的进位（C0），这种运算称为“全加”。实现全加运算的电路称为全加器。显然，一位全加器是一个3 输入、2 输出的组合电路。,例2：分析逻辑电路,这是一个由12个门组成的3输入、2输出组合逻辑电路。,逻辑式,功能：符合全加运算的规律，所以该电路为全加器。,例3：全加器的应用组成多位全加器,用4个一位
3、全加器 组成 4 位全加器,例4：分析4位全加器应用电路,可以看出，当输入为000111时，输出始终为相应输入值的3倍（二进制表示），所以，这是一个“3”电路。,例5：实现减法运算,分析：A加B的补码（反码+1），相当于进行A减B的运算。,如11000101相当于11001010，等于0111,补充：全减器,两个数相减时，考虑可能来自低位的借位，这种运算称为“全减”。实现全减运算的电路称为全减器。显然，一位全减器也是一个3 输入、2 输出的组合电路。,2、数据选择器,1）功能 在控制信号作用下。从多个输入信号中选择一个信号到输出。如从4路信号（D0D3）中选一个到输出（F），称为 4选1数据选
4、择器。,2）原理分析,第一步：根据逻辑图写出逻辑式,第三步：分析功能 为选通端、低电平有效。控制端A1A0为00、01、10、11时，分别选中D0、D1、D2、D3到输出F 4选1数据选择器。,数据选择器的自扩展就是用多片某类选择器构成更大选择范围的选择器。 如利用两个4选1数据选择器实现从8个输入信号中进行选择的要求（构成8选1数据选择器）。,3）选择器的自扩展,例：将双4选1数据选择器扩展为8选1选择器,74153内部有两个独立的4选1数据选择器，利用扩展端A2控制两个选通端，在A2为0、1时各有一个选择器工作，实现8选1选择器的功能。,1）功能 与数据选择器的功能相反，多路分配器可以在通
5、道选择端的作用下，将一个数据分别送到多个输出端。,3、数据分配器,2）原理分析 4路分配器,首先写出逻辑式：,然后写出真值表：,功能 当A1A0为不同组合时，输入数据（D）可以有选择地被分配到D0 D3四路输出中，实现了数据的多路分配,逻辑符号,1）编码的概念 用数码信号表示特定对象的过程称为编码，如运动员号码、身份证号码、汉字编码等。 2） 二进制编码 用多位二进制数形成一组二进制代码，如果将代码赋予特定的含义，就称为二进制编码。 如计算机、计数器的键盘和按键，可将数字、符号转换为相应的二进制代码，是典型的编码器。,4、编码器,输出0100 （4）,键盘或按键的编码工作,输入8个高、低电平信
6、号，输出3位二进制数。 如5有效（0或1），即对5编码，输出0101（原码）或1010（反码）,8线-3线普通编码器,输出0101（原码）,3） 原理,这是一个8输入、3输出的组合电路。首先根据逻辑图写出逻辑式：,然后根据逻辑表达式写出真值表：,从真值表可看出，8个输入中同一时刻只有一个有效（1）编码器将该信号转换为相应的二进制代码（原码表示） 当有多个同时输入有效时，则需采用优先编码器，参见组合电路的设计。,设计组合电路时，由于所设计的电路功能、复杂程度不同，所需的逻辑门电路从几个、几十个到数百个甚至更多。应该根据实际要求，选择不同规模的集成电路。,4.3 组合电路的设计 4.3.1 概述,
7、1、设计的一般步骤,4.3.2 用小规模集成电路设计组合电路,例：设计三人表决电路,第一步：实际问题逻辑化。 输入A、B、C 同意为1、不同意为0；表决结果F通过为1、否则为0。 第二步：根据要求写真值表,第三步：根据真值表写出逻辑式,1、如选用与门和或门实现，化为最简与-或式：,第四步：根据逻辑式画逻辑图,用与门和或门实现 用与非门实现,1、优先编码器的设计及应用 功能：允许多个输入同时有效，按规定的优先级别进行编码。 例：设计一个10线- 4线优先编码器，输入I0 I9（低电平输入有效）、输出反码、优先级自高向低为：I9I8I1I0,4.3.3 常用组合电路及设计,要求设计的优先编码器示意
8、图,优先顺序,表示 输出反码,表示输入 低电平有效,如输入1111001011 5有效，输出1010 （5的反码）,第一步：按要求写出真值表,第二步：写出逻辑式,化简后，得：,例：典型优先编码器（148）及扩展应用,74LS148为8线-3线优先编码器，输入低电平有效、输出反码，优先顺序为：,8线-3线优先编码器的真值表,优先编码器的扩展： 用两片148组成为16线- 4线优先编码器,输出为原码,译码是编码的逆过程，即将代码“翻译”为特定的对象。将一组二进制代码“翻译”为一组高低电平信号。能实现译码功能的电路称为译码器。 译码器也是一种多输入多输出的组合逻辑电路。,2、译码器的设计及应用,二-
9、十进制译码器,通用译码器,显示译码器,二进制译码器,代码转换器,译码器,1）译码器的种类,将n位二进制代码，译为特定含义的2n个输出信号，称为二进制译码器。 常用的有2线-4线译码器、3线-8线译码器和4线-16线译码器等。,2）二进制译码器,例：设计3线-8线译码器，输入原码、输出高电平有效。 分析，该电路为3输入、8输出的组合电路。当输入为000111时，8个输出依次为高电平。 例如若ABC为110，则F7F0为01000000,第一步：按照要求写真值表,第二步：写逻辑式,第三步：画逻辑图,每个输出都是输入变量的最小项，因此又称为最小项译码器。,二进制译码器的典型产品 74LS138,74
10、LS138为 3线- 8线译码器，输入原码、输出低电平有效。选通端 时工作。 A2A1 A0=101时，输出：,选通端,低电平 输出有效,原码输入,74LS138的功能表,输入端,输出端,选通端,74LS138的扩展 组成4线-16线译码器,功能：输入 4 位二进制代码，输出 10 路高低电平信号 例：74LS42 输入（00001001）为原码、输出（F9F0）为高电平有效。,3）二 - 十进制译码器,功能： 将 4 位二进制代码，译为数码显示器所需的信号。如七段数码显示器，则译为 7 个显示信号，通过数码管显示相应的数字。,4）显示译码器,显示译码器与七段数码显示器,由七个发光二极管（a、
11、b、c、d、e、f、g）组成，根据显示代码的不同，可以显示数字及部分英文字母。,七段数码显示器/半导体数码管,发光二极管 导通时发光,数码管的接法有两种 ： 共阴极和共阳极。,如果七个发光二极管的阴极接在一起并接地，称为共阴极接法。显示代码（a g）为高电平时，相应的发光二极管导通并发光。例如：a g为1111001时，显示 3,共阴极数码管,如果七个发光二极管的阳极接在一起并接电源，称为共阳极接法。显示代码（a g）为低电平时，相应的发光二极管导通并发光。例如： a g为01100000时，显示 E,共阳极数码管,按照显示的要求（数字、字母等）及数码管的结构（共阳极或共阴极），根据组合电路的
12、设计方法进行设计。 例：设计一个七段显示译码器，将 0000、0001、00101001（8421BCD码），用共阴极接法的半导体七段显示器依次显示为 0、19,七段显示译码器的设计,第一步：按照要求及数码管的结构，写出真值表,第二步：根据真值表写出逻辑式（可利用无关项化简）,第三步：根据逻辑式画逻辑图（略）,74LS47：输出低电平有效，用于共阳极数码管 74LS48：输出高电平有效，用于共阴极数码管,典型的BCD-七段显示译码器（4线-7线译码器）,74LS48的功能表,1）灯测试输入 ：为低电平时，数码管应显示“8”。正常使用，应接高电平。,2）灭零输入 ：为低电平，且A3A2A1A0=
13、0时，数码管不显示（灭）。,3）熄灭输入/灭零输出 ：双重功能的输入/输出端。 输入：外加低电平时，所有灯熄灭。 输出：当A3A2A1A0为0时，输出为0。,多位显示电路，整数部分的最高位和小数部分的最低位不显示0，如这两位为0则熄灭，同时整数部分的次高位和小数部分的次低位也不能显示0。但小数点前后两位应能显示0。,例：灭 0 、熄灭功能的应用 多位数字显示,1）功能 比较两个相同位数的二进制数的大小，由FA=B、FAB 三个输出表示比较的结果。,3、数值比较器的设计与应用,A、B 均为一位二进制数，输出为 FAB、FA=B、FAB ，根据要求写出真值表：,2） 一位比较器的设计,根据真值表写
14、出逻辑式：,根据逻辑式画逻辑图,3） 多位数值比较器的设计,如A、B是两个多位二进制数，则应从最高位开始比较依次比较，只有各位数相比全部相等时，两数才相等。 例：设计4位比较器，A、B 均为4位二进制数 首先写出真值表：,四位比较器真值表,写出逻辑式（逻辑图略）：,集成化4位比较器（74LS85）及级联,特点：能进行两个4位二进制数比较，为扩展使用，增加级联输入端。 例：用两片74LS85进行8位数比较。,组合逻辑电路除可用门电路（如与非门）实现外，也可采用中规模集成器件实现。 采用中规模器件（一般指译码器、数据选择器和全加器）设计组合电路，应对逻辑函数进行变换，得到与指定器件相一致的表达式。
15、,4.3.4 用中规模集成电路设计组合电路,用数据选择器、译码器设计的思路,1、用数据选择器设计组合电路 （1）用数据选择器实现逻辑函数,例：设计三人表决电路 通过真值表，得到逻辑表达式：,方法一：选用8选1数据选择器 （用3个控制端的选择器实现3变量的组合电路）。 写出8选1数据选择器的逻辑式：,两式比较，令： A2 = A、A1 = B、A0 = C、 则，D0 = D1 = D2 =D4 = 0 D3 = D5 = D6 = D7 = 1 两式相等，实现所要求的逻辑功能。,F,方法二：用4选1数据选择器实现,用2个控制端的选择器实现3变量逻辑函数，需分离出多余的变量。,4选1选择器的逻辑
16、式：,将所需设计逻辑式进行变换：,令：,则两式相等，实现所要求的逻辑功能,令：,用数据选择器设计逻辑函数小结,1）如果逻辑函数输入变量数与数据选择器控制端数量相同（如用8选1实现3变量函数），则输入变量与控制变量一一相接，数据输入端接高低电平。 2）如果逻辑函数输入变量数多于数据选择器控制端数（如用4选1实现3变量函数），则需分离多余的变量。未被分离的输入变量与控制变量相接，被分离变量则与数据输入端相接。,一般情况下，一个n变量的逻辑函数可用（2n）选1或（2n-1）选1数据选择器实现。 如果部分变量出现的频率更低的话，则通过一些门电路可实现更多变量的逻辑函数。,例4-15：用8选1数据选择器实现5变量逻辑函数,用3个控制端的选择器实现5个变量的逻辑函数，需分离出两个变量。 一般来说，D、E出现较少，可将其分离，并经过附加的电路送到输入端。,逻
