《微处理器第五章存储器系统编》由会员分享，可在线阅读，更多相关《微处理器第五章存储器系统编（73页珍藏版）》请在金锄头文库上搜索。
1、1,电子工程学院 赵明华 E-mail: TEL:028-61830310,微处理器系统结构与 嵌入式系统设计,2,第5章 存储器系统,6学时,3,第5章 存储器系统,5.1 存储器件的分类（掌握） 按存储介质分类 按读写策略分类 5.2 半导体存储芯片的基本结构与性能指标（掌握） 随机存取存储器 只读存储器 存储器芯片的性能指标 5.3 存储系统的层次结构（掌握） 存储系统的分层管理 虚拟存储器与地址映射 现代计算机的多层次存储体系 5.4 主存储器设计技术（掌握） 存储芯片选型 存储芯片的组织形式 地址译码技术 存储器接口设计,5.1 存储器分类,1.内存储器和外存储器来分类 内存储器
2、半导体存储器 外存储器 磁存储器和光存储器 2.按存储载体材料分类 半导体材料 半导体存储器：TTL型、MOS型、ECL型、I2L型等 磁性材料 磁带存储器、软磁盘存储器和硬磁盘存储器等 光介质材料 CD-ROM、DVD等,4,存储器分类,3.按存储器的读写功能分类 读写存储器RWM 、只读存储器ROM 4.按数据存储单元的寻址方式分类 随机存取存储器RAM 、顺序存取存储器SAM 、 直接存取存储器DAM 5.按半导体器件原理分类 晶体管逻辑存储器TTL 、发射极耦合存储器ECL 、 单极性器件存储器MOS 6.按存储原理分类 随机存取存储器RAM 、仅读存储器ROM 7.按数据传送方式分类
3、 并行存储器PM、串行存储器SM,5,5.1 存储器分类,静态SRAM,动态DRAM,存取速度快，但集成度低，一般用于大型计算机或高速微机的Cache；,速度较快，集成度较低，一般用于对速度要求高、而容量不大的场合（Cache）,集成度较高但存取速度较低，一般用于需较大容量的场合（主存）。,6,5.1.1 按存储器介质,5.1.2 按不同的读写策略分类,数据访问方式 并行存储器 (Parallel Memory) 串行存储器 (Serial Memory) 数据存取顺序 随机存取（直接存取） 可按地址随机访问； 访问时间与地址无关； 顺序存取 (先进先出) FIFO、队列(queue) 堆栈存
4、储 先进后出(FILO)/后进先出(LIFO)； 向下生成和向上生成； 堆栈指针SP；,7,队列存储器,读指针,写指针,堆栈存取存储器 堆栈通常一端固定（栈底），一端浮动（栈顶）； 压入数据（进栈）和取出数据（出栈）的操作都针对栈顶单元； 栈顶的当前地址存放在专门的寄存器或存储单元，即堆栈指针（SP）中，其值能够随着数据的进出自动修改； 根据压入数据时，SP值是增大还是减小，分为： SP值增大-向上生成 SP值减小-向下生成,8,堆栈的生成方式,9,堆栈建立与操作示例,堆栈段起始地址,栈底及 初始栈顶,（a）向下生成堆栈的建立及初始化,（b） 入栈操作（实栈顶）,（c） 出栈操作（实栈顶）,1
5、0/42,10,5.2 半导体存储器结构,地址译码器：接收来自CPU的n位地址，经译码后产生2n个地址选择 信号，实现对片内存储单元的选址 控制逻辑电路：接收片选信号CS及来自CPU的读/写控制信号，形成 芯片内部控制信号，控制数据的读出和写入。 数据缓冲器：寄存来自CPU的写入数据或从存储体内读出的数据。 存储体：存储体是存储芯片的主体，由基本存储元按照一定的排列 规律构成,11,5.2.1 RAM芯片的组成与结构（一）,该RAM芯片外部共有地址线 L 根，数据线 N 根； 该类芯片内部采用单译码（字译码）方式，基本存储单元排列成M*N的长方矩阵，且有M=2L的关系成立；,单译码编址方式：存
6、储芯片容量标为“M*N”（bit）,12,RAM芯片的组成与结构（二）,该RAM芯片外部共有地址线 2n 根，数据线 1 根； 该类芯片内部一般采用双译码（复合译码、重合选择）方式，基本存储单元排列成N*N 的正方矩阵，且有N=2n ,M =22n的关系成立；,双译码编址方式：存储芯片容量标为“M*1”（bit）,13,静态RAM的六管基本存储单元,集成度低，但速度快，价格高，常用做Cache。,T1和T2组成一个双稳态触发器，用于保存数据。T3和T4为负载管。 如A点为数据1，则B点为数据0。,行选择线有效（高电 平）时，A 、B处的数据信息通过门控管T5和T6送至C、D点。,行选择线,列选
7、择线,列选择线有效（高电 平）时，C 、D处的数据信息通过门控管T7和T8送至芯片的数据引脚I/O。,14,动态RAM的单管基本存储单元,集成度高，但速度较慢，价格低，一般用作主存。,电容上存有电荷时，表示存储数据A为逻辑1； 行选择线有效时，数据通过T1送至B处； 列选择线有效时，数据通过T2送至芯片的数据引脚I/O； 为防止存储电容C放电导致数据丢失，必须定时进行刷新； 动态刷新时行选择线有效，而列选择线无效。（刷新是逐行进行的。）,刷新放大器,15,有电荷：逻辑1 无电荷：逻辑0,静态RAM芯片的引脚特性,从三总线的角度看：,1. 地址线数目A、数据线数目D与芯片容量（MN）直接相关：,
8、2A=M,D=N,2. 控制信号应包括：片选信号和读/写信号,所以，6264容量： 21388K8,可见6264为RAM芯片,7,16/42,16,掩膜式ROM 制造厂商根据ROM要存储的信息，对芯片图形（掩膜）通过二次光刻生成出来。其存储的内容固化在芯片内，可以读出，但不能改变。,5.2.2 只读存储器ROM,17,产品出厂时存的全是0，用户可一次性写入，即把某些0改为1。但只能一次编程。,一次性可编程ROM 存储单元多采用熔丝低熔点金属或多晶硅。写入时设法在熔丝上通入较大的电流将熔丝烧断。,编程时VCC和字线电压提高,18,熔丝保留- 0 熔丝烧断- 1,紫外线可擦除ROM (UVEPRO
9、M),擦除：用紫外线或X射线 擦除。需2030分钟。,缺点：需要两个MOS管；编程电压偏高；P沟道管的开关速度低。,浮栅上电荷可长期保存在125环境温度下，70%的电荷能保存10年以上。,19,逻辑状态： 无电荷-1；有电荷-0,27系列EPROM芯片管脚排列,A0A15为地址线 O0O7为数据线,是输出允许,通常连接内存读信号,为片选信号和编程脉冲输入端的复用管脚，在读出操作时是片选信号，在编程时是编程脉冲输入端。编程时，应在该管脚上加一个50ms左右的TTL负脉冲。,20,VPP是编程电压输入端，编程时一般接12.5V左右的编程电压。正常读出时，VPP接工作电源,UV-EPROM操作真值表
10、,21,输出允许,编程电压,片选信号/编程脉冲,特点：擦除和写入均利用隧道效应。 当隧道区电场大于107V/cm时隧道区双向导通。 隧道导通，注入电荷，表征逻辑1； 控制栅压，释放电荷，表征逻辑0。 浮栅与漏区间的氧化物层极薄（20纳米以下）， 称为隧道区。因而擦除和写入次数有限制。 优点：系统应用中进行在线擦写，并能实现字节 或全片擦除。,电可擦除的ROM(EEPROM),22,FLASH存储器,原理上：FLASH属于ROM型，但可随时改写信息 功能上：FLASH相当于RAM 特点： 可按字节、区块（Sector）或页面（Page）进行擦除和编程操作 快速页面写入：先将页数据写入页缓存，再在
11、内部逻辑的控制下，将整页数据写入相应页面 由内部逻辑控制写入操作，提供编程结束状态 具有在线系统编程能力。擦除和写入均无须把芯片取下 具有软件和硬件保护能力 内部设有命令寄存器和状态寄存器,可通过软件灵活控制 采用命令方式使闪存进入各种不同工作状态，如整片擦除、页面擦除、整片编程、字节编程等 内部可以自行产生编程电压（VPP），所以只用VCC供电,23,快闪存储器(Flash Memory),（1）写入利用雪崩注入法。源极接地；漏极接6V；控制栅12V脉冲，宽10 s。,（2）擦除用隧道效应。控制栅接地；源极接12V脉冲，宽为100ms。因为片内所有叠栅管的源极都连在一起，所以一个脉冲就可擦除
12、全部单元。,（3）读出：源极接地，字线为5V逻辑高电平。,24,28F256芯片引脚功能:,A0A14：地址输入线，片内有地址锁存器，在写入周期时，地址被锁存 DQ0DQ7：数据输入/输出线,：片选，低电平有效,：输出允许输入线，低电平有效,VCC：工作电源 VPP：擦除/编程电源，当其为高压12.0V时，才能向指令寄存器中写入数据。当VPP VCC2V时，存储单元的内容不变,：写允许输入线，低电平有效,25,28F256芯片结构方框图,26,28F256功能表:,VPPL可以是地电位，通过一个电阻直接接地，或者使VPPL Vcc+2V。 VPPH是满足芯片编程要求的编程电压，11. 4V V
13、PPH 12.6V。 VID是标识码读出的激活电压，要求11.5V VID13.0V。,27,命令寄存器和命令的定义:,28,有关擦除和编程的操作都是通过 一个命令寄存器进行管理 这个寄存器不占用可寻址的存储 单元 命令寄存器的高3位存放命令编码， 低5位为0。（除了复位命令FFH） 向命令寄存器写入擦除和编程命令 的操作要用微处理器的写操作实现， 该写入周期为两个指令周期。,28F256命令表:, 为被校验单元的地址， 为被读存储单元的地址， 为被写入存储单元的地址， 为从指定存储单元读出的数据， 为被校验存储单元的数据， 为要写入的数据， 为被编程存储单元的数据,29,5.2.3 半导体存
14、储芯片的主要技术指标,存储容量 注意存储器的容量以字节（Byte）为单位，而存储芯片的容量以位（bit）为单位 存取速度 即存取时间，以ns为单位，也可用存取时间Ta、存取周期Tm和存储器带宽Bm等表示。 存取时间：又称存储器访问时间，启动一次存储器操作（读或写）到完成该操作所需的时间。 存取周期：连续启动2次独立的存储器操作所需间隔的最小时间(存取时间+恢复时间)。 带宽：存储器在连续访问时的数据吞吐量，用bps或Bps表示。,30,5.2.3 半导体存储芯片的主要技术指标,功耗：以mW/芯片或W/单元为单位 可靠性：可用平均故障间隔时间来衡量 工作电源电压、工作温度范围、可编程存储器的编程
15、次数、成本,31,存储容量单位,1 kilobyte KB = 1000 (103) Byte 1 megabyte MB = 1 000 000 (106) Byte 1 gigabyte GB = 1 000 000 000 (109) Byte 1 terabyte TB = 1 000 000 000 000 (1012) Byte 1 petabyte PB = 1 000 000 000 000 000 (1015) Byte 1 exabyte EB = 1 000 000 000 000 000 000 (1018) Byte 1 zettabyte ZB = 1 000 00
16、0 000 000 000 000 000 (1021) Byte 1 yottabyte YB = 1 000 000 000 000 000 000 000 000 (1024) Byte 1 nonabyte NB = 1 000 000 000 000 000 000 000 000 000 (1027) Byte 1 doggabyte DB = 1 000 000 000 000 000 000 000 000 000 000 (1030) Byte,23.32=10,210,220,230,32,240,5.3.1 存储器分层结构,存储器访问的局部性 计算机在程序执行过程中，对存储空间的访问并不是均匀的。 对大量典型程序的运行情况表明，在一定程序执行时间内，存储器访问往往集中在一个很小的地址空间范围内。 对程序指令地址的访问相对集中； 对程序数据地址的访问相对集中； 对局
