电子技术基础数字部分第五版康华光4组合逻辑电路

《电子技术基础数字部分第五版康华光4组合逻辑电路》由会员分享，可在线阅读，更多相关《电子技术基础数字部分第五版康华光4组合逻辑电路（185页珍藏版）》请在金锄头文库上搜索。

1、1,4 组合逻辑电路,4.1组合逻辑电路的分析,4.2组合逻辑电路的设计,4.3组合逻辑电路中的竞争和冒险,4.4常用组合逻辑集成电路,4.5组合可编程电路,2,教学基本要求,1.熟练掌握组合逻辑电路的分析方法和设计方法 2.掌握编码器、译码器、数据选择器、数值比较器和加法器的逻辑功能及其应用； 3.学会阅读MSI器件的功能表，并能根据设计要求完成电路的正确连接。,3,数字系统中的逻辑电路分为：,4,组合逻辑电路：,其一般结构如下：,Fi =fi(x1, x2, xn) i=1,2, ,m,在任何时刻产生的稳定输出值仅取决于该时刻各输入值的组合，而与过去的输入值无关。,5,组合电路的特点：,1

2、.电路不包含任何记忆元件（无记忆能力），仅由逻辑门电路组成。 2.输入信号是单向传输，电路中无任何反馈电路。,6,该章主要讨论两个基本问题：分析与设计。,一个组合逻辑电路可用相应的逻辑函数来描述；而一个逻辑函数可用一定的逻辑门来实现。 分析：对一个已知的逻辑电路，用逻辑函 数来描述其工作，研究它的工作特性和逻辑功能。 设计：对给定的逻辑函数或已知一定的逻辑要求，确定用何逻辑电路来实现该功能，又称综合。,7,逻辑函数的实现,一个逻辑函数可以有许多种不同的表示形式。对于同一个逻辑函数其表达式的形式尽管不同，但它们所表示的逻辑功能应该都是相同的。,函数表示形式与实现该函数的逻辑电路之间有着对应的关系

3、。即：每一种函数形式都对应于一种逻辑电路。在设计逻辑电路时，需根据给定的门电路类型，将最简“与或”式或最简“或与”式变换为相应形式的表达式。,8,一.用“与非”门实现逻辑函数,因为： F=AB= “与”运算 F=A+B= = “或”运算 F= = “非”运算,从上式可知，只要有“与非”运算，便可实现“与”、“或”、“非”三种运算，即只要有了“与非”门，就可实现任何逻辑函数。故称“与非”门为通用门。,9,用“与非”门实现逻辑函数的步骤如下：,1.求出函数的最简“与或”式 2.将最简“与或”式变换成“与非与非”式。有两种方法： 对原函数F两次求反。（F较简单用，可省门电路） 对反函数F三次求反。（

4、F较简单用，可省门电路） 3.画出逻辑电路图。,10,例：用“与非”门实现逻辑函数 F（A，B，C，D）=,解：先用卡诺图对F进行化简，以得到F的最简“与或”式。 F（A，B，C，D）=,F,11,再对F两次取反，得函数的“与非与非”式。 F（A，B，C，D）= 最后画出F的两级“与非”电路(a):,12,若不限制逻辑的级数，则可将F按另一方式进行变换为： F（A，B，C，D）= = = =,13,由此式可得一个三级“与非”电路（b）:,显然，（b）电路比（a）更简单。,14,二用“或非”门实现逻辑函数,因为： F= = “与”运算 F= = “或”运算 F= = “非”运算 所以，用“或非”

5、门也可构成各种逻辑功能的逻辑电路，即“或非”门也称为通用门。,15,用“或非”门实现逻辑函数的步骤如下：,1求出函数的最简“或-与”表达式 2将最简“或-与”式变换成“或非-或非”式。对原函数F两次求反。 3画出逻辑电路图。,16,三用“与或非”门实现逻辑函数,用相应的“与或非”门可实现任何逻辑功能，因为此门也包含了“与”“或”“非”三种基本运算。,17,用“与或非”门实现逻辑函数F的步骤：,1求F的最简“与-或”表达式。 2将F的最简“与-或”式变换为F的“与或非”式。（对函数F的反函数一次求反）。 3画逻辑图,18,四用“异或”门实现逻辑函数,“异或”不能表征所有的逻辑功能。但某些函数用卡

6、诺图来表示时，其0，1小方格排列很有规律，若将该函数变换为“异或”式，用异或门来实现较用其它门电路简单。,19,例：实现逻辑函数 F（A，B，C）=,解：先作出该函数的卡诺图：从卡诺图可见该函数已为最简，即： F（A，B，C）=,F,20,若用“与非”门实现之，可直接对上式两次求反，得： F（A，B，C）= 可见需5个“与非”门才能实现,21,而若用“异或”运算描述，则有：,F（A，B，C）= = = = =,22,显然，用“异或”门比用“与非”门实现要简单得多。,逻辑图见下：,23,二组合逻辑电路的分析方法与步骤,组合逻辑电路的分析，就是根据给定的组合电路，写出逻辑函数的表达式，描述它的逻辑

7、功能，并在必要时运用逻辑函数化简方法对逻辑电路设计是否合理和经济进行评价。 由于组合电路是按一定要求将逻辑门电路连接起来完成一定逻辑功能的电路。因此，组合电路的逻辑函数可按逻辑门的连接方式逐渐写出。,一组合逻辑电路的特点 电路在任何时刻所产生的输出都仅取决于该时刻的输入，而与该时刻以前的输入无关。一旦输入发生变化，电路的输出将立即作出响应。,4.1 组合逻辑电路分析,24,分析步骤：,1、 由逻辑图写出各输出端的逻辑表达式；,2、 化简和变换逻辑表达式；,3、 列出真值表；,4、 根据真值表或逻辑表达式，经分析最后确定其功能。,具体方法有两种：,1据给定的逻辑电路，从输出级开始列出逻辑函数，并

8、向输入级逐渐反推，直到逻辑函数式中出现全部输入变量。 2据给定逻辑电路，从输入级开始写出各个逻辑门的逻辑函数，并逐渐向输出级推演，直至得到整个电路的逻辑函数。,25,例1：分析下图所示的组合逻辑电路,简化后的逻辑电路：,三、组合逻辑电路的分析举例,26,解：由图可见该电路由五种类型的七个逻辑门组成，且：,P1 = P2 = P3 = P4 = P5 = = P6 = = F = =,27,将F作进一步的化简：,F= = = = = = =,28,由此可见，该电路实现“异或”逻辑功能。且当输入B、C不同时。输出F为1；B、C取相同值时，F则为0。即：这是一个判别两输入是否相等的电路。显然原电路设

9、计不合理，该电路只需一个“异或”门便行。,29,例2：分析如图所示逻辑电路的功能。,1.根据逻辑图写出输出函数的逻辑表达式,2. 列写真值表。,3. 确定逻辑功能：,解：,输入变量的取值中有奇数 个1时，L为1，否则L为0, 电路具有为奇校验功能。,如要实现偶校验，电路应做何改变？,30,例3： 试分析下图所示组合逻辑电路的逻辑功能。,解：1、根据逻辑电路写出各输出端的逻辑表达式，并进行化简和变换。,X = A,31,2、列写真值表,X = A,真值表,32,这个电路逻辑功能是对输入的二进制码求反码。最高位为符号位，0表示正数，1表示负数，正数的反码与原码相同；负数的数值部分是在原码的基础上逐

10、位求反。,3、确定电路逻辑功能,真值表,33,1、逻辑抽象：根据实际逻辑问题的因果关系确定输入、输 出变量，并定义逻辑状态的含义；,2、根据逻辑描述列出真值表；,3、由真值表写出逻辑表达式;,5、 画出逻辑图。,4、根据器件的类型,简化和变换逻辑表达式,二、组合逻辑电路的设计步骤,一、组合逻辑电路的设计：组合逻辑电路的设计与分析过程正好相反。它是根据给定的逻辑功能或逻辑要求，求得实现这个功能或要求的最简单的逻辑电路。,4.2 组合逻辑电路的设计,34,例1：用“与非”门设计一个三变量的“多数表决电路” 。,解：1.根据给定逻辑要求建立真值表,根据题意“多数表决电路”的逻辑功能应该是按少数服从多

11、数的原则执行表决，来确定某项决议是否通过。,设A、B、C分别代表参加表决的三个逻辑变量，函数F表示表决结果。并约定：变量为0表示反对，为1表示赞成；函数取值为0表示决议被否决，取值为1表示决议通过。,35,按少数服从多数的原则，函数与变量的关系是：当变量A、B、C中有两个或两个以上取值为1时，函数F的值为1；否则F的值为0。由此可知其真值表为：,36,3.化简函数式，并转换成适当形式,先作卡诺图: F 由卡诺图化简得：,2.根据真值表写出函数的最小项表达式,由真值表得：,37,4.画逻辑电路图,由函数表达式可画出题所需的逻辑电路:,按题要求用“与非”门 ，故应将上式再作变换得：,38,例2：某

12、火车站有特快、直快和慢车三种类型的客运列车进出，试用两输入与非门和反相器设计一个指示列车等待进站的逻辑电路，3个指示灯一、二、三号分别对应特快、直快和慢车。列车的优先级别依次为特快、直快和慢车，要求当特快列车请求进站时，无论其它两种列车是否请求进站，一号灯亮。当特快没有请求，直快请求进站时，无论慢车是否请求，二号灯亮。当特快和直快均没有请求，而慢车有请求时，三号灯亮。,39,解：1、 逻辑抽象。,输入信号: 设I0、I1、I2分别为特快、直快和慢车的进站请求信号， 且有进站请求时为1，没有请求时为0。,输出信号: 设L0、L1、L2分别为3个指示灯的状态，且灯亮为1，灯灭为0。,根据题意列出真

13、值表,2、写出各输出逻辑表达式。,L0 = I0,40,L0 = I0,3、 根据要求将上式变换为与非形式,41,4、 根据输出逻辑表达式画出逻辑图。,42,例3 试设计一个码转换电路，将4位格雷码转换为自然二进 制码。可以采用任何逻辑门电路来实现。,解：(1) 明确逻辑功能，列出真值表。,设输入变量为G3、G2、G1、G0为格雷码，,当输入格雷码按照从0到15递增排序时，可列出逻辑电路真值表,输出变量B3、B2、B1和B0 为自然二进制码。,43,逻辑电路真值表,44,(2) 画出各输出函数的卡诺图，并化简和变换。,45,46,(3) 根据逻辑表达式，画出逻辑图,47,4.3 组合逻辑电路中

14、的竞争冒险,4.3.1 传输时延及影响,4.3.2 竞争与险象的产生,4.3.3 险象的判别,4.3.4 险象的消除,48,4.3 组合逻辑电路中的竞争冒险,前面讨论组合逻辑电路时，只研究了输入与输出稳态之间的关系，而没有考虑信号的传输时延问题。实际上，因任何逻辑门电路都不可避免地存在分布电容和引线电感，故信号通过门电路和导线时都会产生一定的时间延迟。,49,4.3.1 传输时延及影响,信号从输入端传送到输出端会产生一定的时间延迟。对单个门来讲，时间延迟仅表现为输入变化引起输出变化时所出现的滞后现象。,50,例：设一个两输入“与非”门的延迟时间为tpd，当B=1而A由0变到1再回到0时，输出将

15、由1变到0再变到1，见下图所示为其输出、输入时间图,tpd :延迟时间,“与非”门延迟时间的影响,51,由图可见，输入信号经过tpd后才传输到输出端，即输出对输入的响应滞后了tpd的时间。,一般说，延迟时间对数字系统是一个有害的因素，它可使系统操作速度下降，引起电路中信号的波形参数变坏等，更严重的是在电路中产生竞争冒险的问题。,52,4.3.2 竞争与险象的产生,我们知道，任何一种实际的逻辑门电路均存在着延迟时间，而在由这样的逻辑门电路构成的组合电路中，某个输入信号可能经过两条以上的途径到达同一终点 输出端，但由于不同的途径传输时延各不相同。故信号到达终点的时间就有先有后，这一现象称为竞争现象。,53,大多数组合电路都存在着竞争现象，竞争的结果有可能产生错误的输出。,临界竞争：能产生错误结果的竞争现象。 非临界竞争：不会产生错误结果的竞争现象。,54,组合电路中，由于存在着临界竞争，电路的输出同输入之间的正常逻辑关系可能暂时被破坏，而产生短暂的错误输出。该现象称为冒险现象，简称险象。,险象是一种瞬态现象，它所产生的短暂的错误输出，是一种宽度很窄的输出脉冲，俗称毛刺或尖峰脉冲。,55,静态险象：因输入变量的变化使本应不变的输出产生毛刺。如教材134页的图4.3.1及图4.3.2所示。 动态险象：当输入有变化时，输出本应由0变为1（或由1变为0），但在变化过程中出现了毛刺，即使输