《数字电路频率计课设说明书》由会员分享，可在线阅读，更多相关《数字电路频率计课设说明书（16页珍藏版）》请在金锄头文库上搜索。
1、目 录1. 设计任务及主要技术指标和要求12. 总体设计方案12.1设计思路12.2设计方案和原理框图12.3方案比较 23. 电路设计33.1放大整形电路33.2时基电路53.3计数译码显示电路83.4报警电路113.5闸门电路124. 组装调试125. 心得体会14参考文献15 附录总电路图16附录元件清单171. 选题背景数字频率计是一种用十进制数字显示被测信号频率的数字测量仪器，其功能是测量正弦信号，方波信号，尖脉冲信号以及其他各种单位时间内变化的物理量，因此已经成为电路设计的常用器件之一，它有不可取代的地位。在电子技术中，频率与许多电参量的测量方案，测量结果都有十分密切的关系，因此频
2、率的测量就显得更为重要。测量频率的方法有多种，其中数字计数器测量频率具有精度高，使用方便，测量迅速，以及便于实现测量过程自动化等优点，是测量频率的重要手段之一。1.1设计任务设计一个能够测量正弦波信号频率的电路。具体要求如下：（1）测频范围为0999Hz，精度为1Hz。（2）用数码管显示测频结果。（3）设有超量程显示（信号频率=1KHZ时）。发挥部分：进一步扩大频率计的测评范围，设计超量程换挡。说明：在输入正弦波信号峰值为100mv的情况下测试2. 总体设计方案 2.1 设计思路：频率，是单位时间内完成周期性变化的次数，所以我们的设计是将输入的信号进行放大整形之后输入到计数器，计算出一秒内通过
3、的脉冲数量，然后经由译码器将对应的频率通过数码管显示出来。2.2 设计方案和原理框图：我们打算采用数电技术来完成设计，该数字频率计主要由放大整形电路、闸门电路、时基电路、计数器电路、译码显示电路几部分组成，总体结构如图：被测信号X放大整型电路Y时基电路Z闸 门A计数器译码器七段显码管图2-1 数电频率计原理框图从原理图可知，被测信号X在不影响其频率的情况下经放大整形电路变成计数器需求的方波信号Y。由555构成的多谐振荡器提供标准时间基准信号Z，信号Z经主控电路产生门控脉冲A，方波时基信号A作为闸门的一个输入端，控制闸门的开放时间，被测信号X从闸门另一端输入，被测信号频率为f,闸门宽度为T，若在
4、闸门时间内计数器计得的脉冲个数为N，则被测信号频率f=N/THz。逻辑控制电路的作用有两个：一是控制4511译码器对显示数据进行锁存；二是控制计数器的清零，保证下一次计数从零开始。1）放大整形电路的选择对信号的放大功能由三极管放大电路实现，对信号整形的功能由施密特触发器来实现。施密特触发器是一种特殊的数字器件，一般的数字器件当输入超过一定的阈值，其输出一种状态，当输入小于这个阈值时，转变为另一个状态。方案一：放大电路采用TL082二级运放来实现，整形电路则采用4093，即带有施密特触发器的与非门。方案二：放大电路同样采用TL082二级运放，在整形方面可以采用555构成的施密特触发器来达成。2）
5、时基电路的选择方案一：时基电路的作用是产生一个标准的时间信号（高电平持续时间为1s）可用555构成的多谐振荡器作为时基电路。多谐振荡器又称方波发生器，电路不具有稳定的状态，但是具有两个暂稳态，当电路由一个暂稳态过渡到另一个暂稳态时，其“触发”信号是由电路内部充（放）电提供的，因此无需外部触发脉冲，电路工作就是在两个暂稳态之间来回转换，其脉宽由电阻和电容决定。用555定时器组成的多谐振荡器的振荡频率受电源电压和温度变化的影响很小。其电路图如下：图2-2 555时基电路方案二：时基电路可用晶体振荡器和分频器构成。晶振频率取32768Hz，晶振产生脉冲经分频器14级二分频后输出2Hz脉冲（高低电平各
6、持续1s）。2.3方案比较1）放大整形电路方案比较555定时器的灵敏度较高，输出驱动电路大，但考虑到涉及的是简易频率计对精度要求不高英雌没必要使用555定时器构成施密特触发器，而且用4093直接整形相比而言使电路更加简易因此选用方案一2）时基电路方案比较 方案二晶振分频产生的标准时间精度要高于方案一中的555多谐振荡器产生的标准时间。但是555定时器电路元件较少结构简单使用方便，而且由于设计要求精度不是很高，所以选用方案一。3. 电路设计本次设计电路由以下几部分构成：1）放大整型电路：对被测信号进行放大然后整形为方波；2）时基电路：产生一个高电平时长为1s的信号；3）闸门电路：通过时基电路产生
7、的时基信号来控制计数器的计数清零以及译码器的锁存；4）计数译码显示电路：计数器计算脉冲数量然后输入到译码器，把十进制计数器计数结果译成BCD码，然后通过数码管显示出来。5）报警电路：在测量时如果被测信号的频率超出量程，则会给予警示31 放大整形电路放大整形电路作用是将测试信号放大整形成相应的方波脉冲作为计数脉冲，其电路图如图3-1所示：图3-1放大整形电路 放大整形电路采用TL082运算放大器，由于输入信号幅值为100mV左右，所以这里采用双级放大，共需放大50倍。由运放虚短虚断性质知：放大倍数=R2/R1*R4/R3，从而选R1=R3=10K，R2=100K，R4=50K，为保证零输入运放平
8、衡同相输入所接电阻取R5=R6=10K。其引脚图以及仿真波形图如下图所示(波形图由上至下依次为被测信号，一级放大，二级放大)：图3-2 TL082引脚图及仿真波形图CD4093是集成施密特触发器，它由四个2输入端施密特触发器电路组成。每个电路均为在两输入端具有施密特触发功能的2输入与非门。4093用于对放大器的输出信号进行整形，使之成为对应的矩形脉冲。4093接法及仿真波形：图3-3 4093接法及仿真波形其引脚图为3-1-4所示：图3-4 4093引脚图3.2.时基电路时基电路主要产生1S的时基信号，这里采用了由555集成芯片构成的多谐振荡器集成芯片。555是一种能够产生时间延迟和多种脉冲信
9、号的控制电路，是数字、模拟混合型的中规模集成电路。电路使用灵活、方便，只需外接少量的阻容元件就可以构成多谐振荡器，广泛应用于信号的产生、变换、控制与检测。图3-5时基电路电源接通时，555的3脚输出高电平，同时电源通过R1、R2向电容C2充电，当C2上的电压到达555集成电路6脚的阀值电压（2/3电源电压）时，555的7脚把电容里的电放掉，3脚由高电平变成低电平。当电容的电压降到1/3电源电压时，3脚又变为高电平，同时电源再次经R1、R2向电容充电。这样周而复始，形成振荡。根据设计需要，该多谐振荡器应输出一个高电平持续时间T1为1s的方波信号，而低电平持续时间T2合理即可。振荡周期T=T1+T
10、2充电时间：T1=(R1+R2)*C2*ln2放电时间：T2=R2*C2*ln2经计算我们决定采用：R1=50K，R2=14K，C2=22F3.3计数译码显示电路该部分由计数器，译码器，显码管三部分组成，总电路图如图：图3-6计数译码显示电路74LS160是中规模集成同步十进制加法计数器，具有异步清零和同步预置数的功能，通过置零法或置数法可以实现任意进制的计数，所以我们采用了74LS160作为十进制计数器。根据设计任务要求最大输入信号频率为999Hz，而且需要达到超量程显示的功能故选4个74LS160计数器，其引脚及功能如图：图3-7 74LS160引脚图1) RCO为进位输出端，当计数达到进
11、位时从该端输出信号至下一位计数器，即可达到进位计数；2) ENP和ENT为计数控制端，LOAD为同步并行置入端(低电平有效)，当它们都为高电平时计数器可以从0000开始计数直到1111然后进位；3) QA,QB,QC,QD为输出端分别与4511译码器的A,B,C,D连接；4) CLK为时钟输入端，时基电路产生的时基信号和被测信号通过与非门后接入CLK，当它为高电平时开始计数低电平时停止计数；5) CLR为异步清零端(低电平有效)当它为低电平时计数器清零。表3-1 74LS160引脚及其功能图输入输出CLK CLRLOADENPENTABCDQAQBQCQDX0XXXXXXX0000高10XXa
12、bcdabcdX1101XXXX保持X11X0XXXX保持高1111XXXX计数译码驱动电路使用CD4511。CD4511译码器用于驱动共阴极LED数码管，它是将锁存、译码、驱动三种功能集于一身的电路。CD4511引脚图为：图3-8 CD4511引脚图1) AD为二进制数据输入端；2) BL为输出消隐控制端，低电平时各笔段均消隐；3) LE为数据锁定控制端，高电平时锁存，低电平时正常传输数据；4) LT为测试端，当输入高电平时显示器正常显示，输入低电平时显示器一直显示8，各笔段均被点亮，以检测显示器是否故障；5) VDD和VSS分别为电源端和接地端；6) ae为数据输出端，用来控制显示器的各个
13、笔段。其真值表如下：表3-2 CD4511真值表输入输出LEBLLTDCBAabcdefg显示XX0XXXX11111118X01XXXX0000000消隐01100001111110001100010110000101100101101101201100111111001301101000110011401101011011011501101100011111601101111110000701110001111111801110011110011901110100000000消隐0111011000000001111000000000011110100000000111110000000001111110000000111XXXX锁 存由于最大量程为999Hz，所以在显示方面我们使用了三个七极共阴式数码管其引脚图如下：
