数字逻辑电路课件华科第六章异步时序逻辑电路

《数字逻辑电路课件华科第六章异步时序逻辑电路》由会员分享，可在线阅读，更多相关《数字逻辑电路课件华科第六章异步时序逻辑电路（75页珍藏版）》请在金锄头文库上搜索。

1、第 六 章,异 步 时 序 逻 辑 电 路,异步时序逻辑电路中没有统一的时钟脉冲信号，电路状态的改变是外部输入信号变化直接作用的结果。 根据电路结构和输入信号形式的不同，异步时序逻辑电路可分为脉冲异步时序逻辑电路和电平异步时序逻辑电路两种类型。 两类电路均有Mealy型和Moore型两种结构模型。,6.1.1 概 述,一、结 构 脉冲异步时序电路的一般结构如下图所示。,图中，存储电路可由时钟控制触发器或非时钟控制触发器组成。,6.1 脉冲异步时序逻辑电路,二、输入信号的形式与约束,1.输入信号为脉冲信号; 2.输入脉冲的宽度必须保证触发器可靠翻转; 3.输入脉冲的间隔必须保证前一个脉冲引起的电

2、路响 应完全结束后，后一个脉冲才能到来; 4.不允许两个或两个以上输入端同时出现脉冲。 对n个输入端的电路，其一位输入只允许出现n+1种取值组合，其中有效输入种取值组合为n种。,三、输出信号的形式,脉冲异步时序逻辑电路的输出信号可以是脉冲信号也可以是电平信号。,6.1.2 脉冲异步时序逻辑电路的分析,一、分析方法与步骤 1. 分析方法 脉冲异步时序逻辑电路的分析方法与同步时序逻辑电路大致相同。,注意两点： 当存储元件采用时钟控制触发器时，对触发器的时钟控制 端应作为激励函数处理。 仅当时钟端有脉冲作用时，才根据触发器的输入确定状态转 移方向，否则，触发器状态不变。 根据对输入的约束，分析时可以

3、排除两个或两个以上输入 端同时出现脉冲以及输入端无脉冲出现情况，从而使图、表简化。,(4) 用文字描述电路的逻辑功能（必要时画出时间图）。,2. 分析步骤,(1) 写出电路的输出函数和激励函数表达式；,(2) 列出电路次态真值表或次态方程组；,(3) 作出状态表和状态图；,二、 分析举例,例 分析下图所示脉冲异步时序逻辑电路，指出该电路功能。,&, 写出输出函数和激励函数表达式,解:该电路由两个J-K 触发器和一个与门组成， 有一个输入端x和一个输 出端Z，输出是输入和状 态的函数，属于Mealy型 脉冲异步时序电路。,&,Z = xy2y1 J2 = K2 =1 ； C2 = y1 J1 =

4、 K1 =1 ； C1 = x, 列出电路次态真值表 J-K触发器的状态转移发生在时钟端脉冲负跳变的瞬间，为了强调在触发器时钟端 C1、C2何时有负跳变产生，在次态真值表中用“”表示下跳。仅当时钟端有“” 出现时，相应触发器状态才能发生变化，否则状态不变。, 作出状态表和状态图 根据次态真值表和输出函数表达式（Z = xy2y1），可作出该电路的状态表和状态图如下。,画出时间图并说明电路逻辑功能。 为了进一步描述该电路在输入脉冲作用下的状态和输出变化过程，可根据状态表或状态图画出该电路的时间图如下图所示。,由状态图和时间图可知，该电路是一个模4加1计数器， 当收到第四个输入脉冲时，电路产生一个

5、进位输出脉冲。,一、方法与步骤 方法: 脉冲异步时序逻辑电路设计的方法与同步时序 逻辑电路设计大致相同，主要应注意两个问题。,由于不允许两个或两个以上输入端同时为1（用1表示 有脉冲出现），设计时可以作如下处理： 当有多个输入信号时，只需考虑多个输入信号中仅一 个为1的情况； 在确定激励函数和输出函数时，可将两个或两个以上 输入同时为1的情况作为无关条件处理。 当存储电路采用带时钟控制端的触发器时，触发器的 时钟端应作为激励函数处理。设计时通过对触发器的时钟端 和输入端综合处理，有利于函数简化。,6.1.3 脉冲异步时序逻辑电路的设计,步骤 设计过程与同步时序电路相同，具体如下：, 形成原始状

6、态图, 状态化简, 状态编码, 画逻辑电路图, 确定激励函数 和输出函数,二、举例,例 用T触发器作为存储元件，设计一个异步模8加1计数 器，电路对输入端x出现的脉冲进行计数，当收到第八个脉冲 时，输出端Z产生一个进位输出脉冲。,解 由题意可知，该电路模型为Mealy型。由于状态数目 和状态转换关系非常清楚，可直接作出二进制状态图和状态表。 作出状态图和状态表 设电路初始状态为“000”，状态变量用y2、y1、y0表示， 可作出二进制状态图如下。,相应二进制状态表为：,确定激励函数和输出函数 假定状态不变时，令相应触发器的时钟端为0，输入端T任意；而状态需要改变时，令相应触发器的时钟端为1(有

7、脉冲出现)，T端为1。,根据状态表，可得到x为1时激励函数和输出函数真值表：,根据激励函数和输出函数真值表，并考虑到x为0时(无脉冲输入, 电路状态不变) ，可令各触发器时钟端为0，输入端 T随意。可得到简化后的激励函数和输出函数表达式如下： C2 = xy1y0 ； T2 = 1 C1 = xy0 ； T1 = 1 C0 = x ； T0 = 1 Z = xy2y1y0,画出逻辑电路图 根据激励函数和输出函数表达式，可画出实现给定要求的逻辑电路如下图所示。,6.2.1 概述,前面所述同步时序电路和脉冲异步时序电路有两个共同的特点： 电路状态的转换是在脉冲作用下实现的； 电路对过去输入信号的记

8、忆由触发器的状态体现。,6.2 电 平 异 步 时 序 逻 辑 电 路,事实上，对上述特点可进一步理解如下： 脉冲信号只不过是电平信号的一种特殊形式。, 电路中的触发器，不管是哪种类型，都是由逻辑门加反馈回路构成的。 将上述两个特点一般化，便可得到时序逻辑电路中更具一般性的另一类电路电平异步时序逻辑电路。,一、 电平异步时序逻辑电路的结构特点, 结构框图,图中： x1， xn：外部输入信号； Z1，Zm：外部输出信号； Y1，Yr：激励状态； y1，yr：二次状态； t1，tr：反馈回路中 的时间延迟。, 组成 电平异步时序逻辑电路可由逻辑门加反 馈组成。,逻辑方程 电路可用以下逻辑方程组描述

9、： Zi = fi(x1,xn,y1,yr) i=1,m Yj = gj(x1,xn,y1,yr) j=1,r yj(t+tj) = Yj(t),例如：用“或非”门构成的R-S触发器。,电平异步时序逻辑电路的特点 电平异步时序电路具有如下特点：,电路输出和状态的改变是由输入信号电位的变化直接引起的，工作速度较高；,电路的二次状态和激励 状态仅仅相差一个时间延迟。 二次状态y是激励状态Y经过 延迟t后的“重现”。, 输入信号的一次变化可能引起二次状态的多次变化。,电路在状态转换过程中存在稳定状态和非稳定状态。 稳 定 状 态： Y=y 非稳定状态 ：Yy, 输入信号的约束 (1)不允许两个或两个

10、以上输入信号同时发生变化。,(2)输入信号变化引起的电路响应必须完全结束后,才允 许输入信号再次变化。换句话说，必须使电路进入稳定状态 后，才允许输入信号发生变化。,二 . 电平异步时序逻辑电路的描述方法,2. 流程表 流程表：是一种以卡诺图的格式反映电路输出信号、激励状态与电路输入信号、二次状态之间关系的一种表格。,1用逻辑方程描述 电路可用以下逻辑方程组描述： Zi = fi(x1,xn,y1,yr) i=1,m Yj = gj(x1,xn,y1,yr) j=1,r yj(t+tj) = Yj(t),流程表的一般格式如下表所示。,构造流程表应注意两点： 将表中与二次状态相同的激励状态加上圆

11、圈，以表示电路处于稳态，否则处于非稳态。 将一位输入的各种取值按代码相邻的关系排列(与卡诺图相同)，以表示输入信号只能在相邻位置上发生变化。,例如，用或非门构成的基本R-S触发器是一个最简单的电平异步时序逻辑电路。该电路的状态即输出，属于Moore型电平异步时序逻辑电路的特例。其激励方程为,根据激励方程和约束条件RS = 0，可作出相应流程表如下表所示。,3. 总态图 电平异步时序逻辑电路在输入信号作用下存在稳态和非稳态，而且在同一输入信号作用下，可能有一个稳态也可能有多个稳态，为了对电路的工作状态和逻辑功能作出确切的说明，除了流程表和常用的时间图外，引入了总态和总态图的概念。,总态：指电路输

12、入和二次状态的组合，记作(x,y)。 在流程表中，代表某种输入取值的一列和代表某个二次状态的一行的交叉点对应一个总态。,总态图：反映稳定总态之间转移关系及相应输出的一种有向图。,一个电平异步时序逻辑电路的逻辑功能，是由该电路在输入作用下各稳定总态之间的转移关系以及各时刻的输出来体现的。总态图能够清晰地描述一个电路的逻辑功能。,6.2.2 电平异步时序逻辑电路的分析,一、 一般步骤,二、举例,例 分析下图所示电平异步时序逻辑电路。,解 该电路有两个外部输入x1、x2；两条反馈回路，对应的激励状态为Y1、Y2,二次状态为y1、y2；一个外部输出Z。输出仅仅是状态的函数，属于Moore模型。,(1)

13、 写出输出函数和激励函数表达式,根据逻辑电路图可写出输出函数和激励函数表达式如下。,(2)作出流程表,(3)作出总态图,当电路收到输入序列“001011”时 ，才产生一个高电平输出信号，其他情况下均输出低电平。,(4)说明电路功能 从总态图可以看出，仅当电路收到输入序列“001011”时 ，才产生一个高电平输出信号，其他情况下均输出低电平。因此，该电路是一个“001011”序列检测器。,分析举例,例设图 (a)所示电路的初始状态Q1Q20，输入信号及CP端的波形如图 (b)所示，试画出Q1、Q2的波形图。,解 由图 (a)所示电路知，F1主从JK触发器，其两个输入端J和K悬空，其次态方程：,F

14、2基本JK触发器，其次态方程： 利用两式不难画出相应于图(b)给定的CP、A波形时的Q1、Q2波形如图 (c)所示。,6.2.3 电平异步时序逻辑电路反馈回路间的竞争,前面对电路进行分析时，是在假定各回路之间延迟时间相同的情况下对电路的工作过程进行分析的。事实上，各反馈回路的延迟时间往往各不相同。当电路中存在多条反馈回路，而各回路之间的延时又互不相同时，则可能由于输入信号的变化在反馈回路之间引起竞争。 竞争：是指当输入信号变化引起电路中两个或两个以上状态变量发生变化时，由于各反馈回路延迟时间的不同，使状态的变化有先有后而导致不同状态响应过程的现象。,一、竞争现象,根据竞争对电路状态转移产生的影

15、响，可将竞争分为 非临界竞争和临界竞争两种类型。 非临界竞争：若竞争的结果最终能到达预定的稳态，则称为非临界竞争。 临界竞争：若竞争的结果可能使电路到达不同的稳态，即状态转移不可预测，则称为临界竞争。,1.竞争的两种类型,例如,右图所示某电平异步时序电路的流程表如下。,当电路处在稳定总态（00，00）和（10，11），输入发生变化时，电路状态响应过程将如何呢？,2.实例分析,从表可以看出，当电路处于稳定总态(00,00),输入x2x1由0010时，引起激励状态Y2Y1从0011；当电路处于稳定总态(10，11)、输入x2x1由1000时，激励状态Y2Y1从1100。即两个状态变量均发生变化，所

16、以，当电路中两条反馈回路的延迟时间t1和t2不相等时，电路中将产生竞争。,分析： t2=t1：到达预定的稳定总态(10，11)。 t2t1：电路到达了一个非期望的稳定总态(10，01)。 结论：本次竞争为临界竞争！,(1)当电路处于稳定总态(00，00)、输入x2x1由0010时：,分析如下： t2=t1：到达预定的稳定总态(00，00)。 t2t1：到达预定的稳定总态(00，00)。 结论如下：本次竞争属于非临界竞争！,(2)当电路处于稳定总态(10，11)、输入x2x1由1000时，其状态响应过程如下。,用流程表检查电路竞争的一般法则： 当从某一稳态出发，输入信号发生允许变化、引起两个或两个以上激励状态同时发生变化时，由于反馈回路之间延迟时间的