微机课件第3章2010修改

《微机课件第3章2010修改》由会员分享，可在线阅读，更多相关《微机课件第3章2010修改（51页珍藏版）》请在金锄头文库上搜索。

1、第 3 章 存储器及其组成设计,在现代计算机中,存储器处于全机中心地位,3.1 概述,存储器,复习：存储器各个概念之间的关系,存储单元,存储元,存储体,1. 存储容量（Memory Capacity ） 存储容量指存储器可以存储的二进制信息量。 存储容量=字数字长 如：一个存储器能存储1024个字，字长8位，则存储器容量可用 1024 8表示,微机中的存储器一般都是以字节（8位）进行编址，即总是认为一个字节是“基本”的字长。常用B表示,存储单元数一般用K、M、G、T表示 1K=1024 1M=1024K=1024*1024 1G=1024M 1T=1024G,10000101,一.计算机系统存

2、储器的主要性能指标,2. 存取时间（Memory Access Time） 定义为访问一次存储器（对指定单元写入或读出）所需要的时间，一般用ns表示，如55ns/65ns/120ns等。 3功耗 工作电流和待机电流 4工作电压 5V、3.3V、1.8V 5. 工作温度 商用级（0+70C）、工业级（-40C+85C）、军用级（-55C+125C）,二.存储器分类:,1. 按存储介质分 半导体存储器：用半导体器件组成的存储器。 磁表面存储器：用磁性材料做成的存储器。 2. 按存储方式分 随机存储器：任何存储单元的内容都能被随机存取，且存取 时间和存储单元的物理位置无关。 顺序存储器：只能按某种顺

3、序来存取，存取时间和存储单元 的物理位置有关。,3. 按存储器的读写功能分 只读存储器(ROM)：存储的内容是固定不变的，只能读出而 不能写入的半导体存储器。 随机读写存储器(RAM)：既能读出又能写入的半导体存储器。 4. 按信息的可保存性分 非永久记忆的存储器：断电后信息即消失的存储器。 永久记忆性存储器：断电后仍能保存信息的存储器。,5. 按在计算机系统中的作用分 根据存储器在计算机系统中所起的作用，可分为: 主存储器、辅助存储器、高速缓冲存储器、 控制存储器等。,半导体存储器,内存条:由于动态RAM集成度高，价格较便宜，在微机系统中使用的动态RAM组装在一个条状的印刷板上。系统配有动态

4、RAM刷新控制电路，不断对所存信息进行“再生”。,1. RAM：随机存储器,是“内存”的重要组成部分，CPU执行指令可对其进行“读”、“写” 操作。 静态RAM：集成度低，信息稳定，读写速度快。 动态RAM：集成度高，容量大，缺点是信息存储不稳定，只能保持几个毫秒，为此要不断进行“信息再生”，即进行 “刷新”操作。,SRAM,内存条,2.ROM:只读存储器， 所存信息只能读出,不能写入。,EPROM,4.高速缓冲存储器Cache: Cache位于CPU与主存储器之间，由高速静态RAM组成。容量较小，为提高整机的运行速度而设置, 应用程序不能访问Cache，CPU内部也有Cache。,3.ROM

5、 / EPROM在微机系统中的应用: 存放“基本输入/输出系统程序”(简称BIOS)。 BIOS是计算机最底层的系统管理程序,操作系统和用户程序均可调用。,5.快闪存储器,什么是快闪存储器？,Flash Memory 快闪存储器是一种高密度、非易失性的读/写半导体存储器，它突破了传统的存储器体系，改善了现有存储器的特性。,特点：,固有的非易失性 (2) 廉价的高密度 (3) 可直接执行 (4) 固态性能,快闪存储器的工作原理,电擦除和重新编程能力 快闪存储器是在EPROM功能基础上增加了电路的电擦 除和重新编程能力。一次能擦除一个扇区，而不是一个字 节一个字节的擦除。典型扇区的大小是256B1

6、6KB范 围。 快闪存储器使用标准电压擦写和编程，允许芯片在线编程（可随时升级）。, 采用并行操作方式 -双端口存储器,芯片技术 研究开发高性能芯片技术，如： DRAMSDRAM(同步动态RAM） DDR SDRAM（双倍数据速率同步动态RAM） RambusDRAM。,6.高速存储器, 采用并行主存储器,提高读出并行性 -多模块交叉存储器, 主存储器采用更高速的技术来缩短存储器的读出时间,-相联存储器,(2) 结构技术,由于CPU和主存储器在速度上不匹配，限制了高速计算。 为了使CPU不至因为等待存储器读写操作的完成而无事可做，可以采取一些加速CPU和存储器之间有效传输的特殊措施。,1. 存

7、储体 一个基本存储电路只能存储一个二进制位。 将基本的存储电路有规则地组织起来，就是存储体。 存储体又有不同的组织形式，体现在每种有不同的数据宽度。例： 16K1位的存储体，每次存储器访问可获得1位数据项，如：8118芯片 1K4位的存储体，每次存储器访问可获得4位数据项，如：2114芯片 32K8位的存储体，每次存储器访问可获得8位数据项，如：62256芯片 2. 外围电路 为了区别不同的存储单元，每个单元给予不同的地址，CPU通过地址来访问存储单元。 于是电路中要有 地址译码器、I/O电路、片选控制端CS、数据缓冲 器 等外围电路,三. 存储器（芯片）结构,故： 存储器（芯片） = 存储体

8、 + 外围电路,存储器内部框图,存储体,列 地 址 译 码,地 址 输 入 缓 冲,行地址译码,控 制 逻 辑,数 据 缓 冲,A0,An,/WE,/OE,/CS,I/O1,I/Ox,3. 地址译码,单译码方式适用于小容量存储器中，只有一个译码器。,双译码方式地址译码器分成两个，可减少选择线的数目。,例：1024 1 的存储器,4. 驱动器 双译码结构中，在译码器输出后加驱动器，驱动挂在各条X方向选择线上的所有存储元电路。,5. I/O电路 处于数据总线和被选用的单元之间， 控制被选中的单元读出或写入，放大信息。,6. 片选 在地址选择时，首先要选片,只有当片选信号有效时，此片所连的地址线才有

9、效。,7. 输出驱动电路 为了扩展存储器的容量，常需要将几个芯片的数据线并联使用；另外存储器的读出数据或写入数据都放在双向的数据总线上。这就用到三态输出缓冲器。,8. 一个实际的静态RAM的例子Intel 2114 存储器芯片,1024 * 4 的存储器4096 个基本存储单元，排成 64 * 64 的矩阵，需 10 根地址线寻址。 X 译码器输出 64 根选择线，分别选择 1-64 行， Y 译码器输出 16 根选择线，分别选择 1-16 列控制各列的位线控制门。,3.2 微型计算机系统中的存储器组织,现代计算机中的存储器处于全机重要地位,容量大，速度快，成本低 为解决三者之间的矛盾，目前通

10、常采用多级存储器体系结构，即使用高速缓冲存储器、主存储器和辅助存储器。, 对存储器的要求是：,CPU内部,访问速度,低,高,不同类型存储器的用途和特点,一. 存储器与CPU的连接,译码器,AB,DB,CPU,CS,RD,存储器,WR,数据总线n位,地址总线K位,Read,Write,设计中需要考虑的几个问题： 存储器与CPU之间的时序配合 CPU总线负载能力 存储芯片的选用 芯片类型影响到接口设计的方法和复杂程度 芯片选型要考虑到存取速度、存储容量、结构和价格等因素,24位地址（A23-A0 ），最多可访问16MB容量的存储器。 地址范围：000000HFFFFFFH,20位地址（A19-A0

11、），最多可访问1MB容量的存储器。 地址范围：00000HFFFFFH,二.CPU对存储器的读写操作 每个存储单元都编排有一个地址，CPU对存储器进行操作，需要通过地址码确定要访问的单元，地址码是一串二进制数，习惯上写成16进制。 1.CPU所能访问的存储器容量大小由地址线的“宽度”决定：,32位地址（A31-A0），最多可访问4GB容量的存储器。 地址范围：0000,0000HFFFF,FFFFH,例：容量为8KB（213B）的存储器,地址范围：0000H1FFFH，由13根地址线提供地址。,2.存储器读写示意:,CS,读存储器过程,某一存储单元的内容送往CPU数据线。,CPU通过地址线发出

12、地址；,由地址译码器对地址进行“翻译”, 选中某一存储单元；,CPU发出存储器读命令,89H,存储器读命令,1001000110100,CS,0,写存储器过程,0000H,CPU通过地址线发出地址，并把数据放到数据线上；,CS,0,三.存储器的扩展技术,1. 多个芯片连接 设计的存储器总容量与实际的单个存储器芯片容量多有不符。实际使用时，需进行字和位扩展(多个芯片连接），组成所需要的实际的存储器,例如：存储器容量为8K8，若选用2114芯片(1K 4)，则需要：,（1）位扩展法,只在位数方向进行扩展（加大字长），而存储器的字数与存储器芯片字数一致。连接时将各芯片地址线的相应位及各控制线并联，而

13、数据线分别接到数据总线的各位。,用8K1位芯片组成8K8位的存储器需要8个芯片， 各芯片地址线、CS和WE分别连接在一起，数据线各自独立（每片1位）,CS,WE,2:4,16K8,16K8,16K8,16K8,（2）字扩展法,仅扩展存储容量（单元数），而位数不变。连接时将各芯片同名地址线、数据线、读/写线并联，而使用片选信号区分各个芯片。 如用16K8位的芯片组成64K8位的存储器需要4个芯片 地址线共需16根，片内（214=16384）14根，选片：2根，数据线 8根，控制线WE,(1),(2),(3),(4),地址空间分配表,CPU,用1k 4 的存储器芯片 2114 组成 2k 8 的存

14、储器,（3）字位同时扩展法,2. 存储器地址译码方法 由于每一片存储芯片的容量有限，因此系统存储器总是由若干存储芯片构成。这就使得存储器的地址译码分为片选控制译码和片内译码两部分。,高位地址,低位地址,A0,A15,片内译码（直接与芯片地址线连接）,片选,CPU地址,（1）线选法,用高位地址直接作为芯片的片选信号，每一根地址选通一块芯片（无位扩展情况）。 例：某微机存储容量为4KB，CPU寻址空间为64KB（即地址总线为16位），由1KB的芯片构成（片内地址为10位）。,1KB,1KB,1KB,1KB,(1),(2),(3),(4),CS,CS,CS,CS,A10,A11,A12,A13,A9

15、-A0,作为片选,D7-D0,线选法连线简单，但地址会有重叠.（如A15-A14取不同值时，各芯片对应不同地址）,表1 线选法所示存储器地址分布表,（2）全译码法,全译码法除了将地址总线的低位地址直接与芯片的地址线相连之外，其余高位地址全部接入译码器，由译码器的输出作为各芯片的片选信号。,8KB,8KB,8KB,3-8 译码器,(1),(2),(8),CS,CS,CS,Y0,Y7,Y1,A15-A13,A12-A0,D7-D0,0000H-1FFFH,2000H-3FFFH,E000H-FFFFH,例：某微机地址线16位，存储容量为64KB，由8KB的芯片构成（片内地址为13位）。,（3）部分译码法,将高位地址线中的一部分进行译码，产生片选信号。该方法适用于不需要全部地址空间的寻址能力，但采用线选法地址线又不够用的情况。,8KB,8KB,8KB,2-4 译码器,(1),(2),(4),CS,CS,CS,Y0,Y3,Y1,A12-A0,D7-D0,8KB,(3),CS,A13,A14,A15,(不参加译码）,Y2,0000H-1FFFH 8000H-9FFFH,2000H-3