数电康华光第五版=课件第4章节组合逻辑电路第五版章节

《数电康华光第五版=课件第4章节组合逻辑电路第五版章节》由会员分享，可在线阅读，更多相关《数电康华光第五版=课件第4章节组合逻辑电路第五版章节（144页珍藏版）》请在金锄头文库上搜索。

1、第4章 组合逻辑电路,学习要点： 组合电路的分析方法和设计方法 加法器、编码器、译码器等中规模集成 电路的逻辑功能和使用方法,第4章 组合逻辑电路,4.1 组合逻辑电路的分析,4.2 组合逻辑电路的设计,4.3 组合逻辑电路中的竞争冒险,4.4 若干典型的组合逻辑集成电路,退出,组合电路：输出仅由输入决定，与电路先前状态无关；电路结构中无反馈环路（无记忆）,4.1 组合逻辑电路的分析,逻辑图,逻辑表达式,1,1,最简与或表达式,化简,2,2,从输入到输出逐级写出,最简与或表达式,3,真值表,3,4,电路的逻辑功能,当输入A、B、C中有2个或3个为1时，输出Y为1，否则输出Y为0。所以这个电路实

2、际上是一种3人表决用的组合电路：只要有2票或3票同意，表决就通过。,4,逻辑图,逻辑表达式,例：,真值表,电路的输出最高位X与输入最高位A相等。 当A为0时，输出Y、Z分别与对应的输入B、C相同； 当A为1时，输出Y、Z分别是输入B、C取反。 由此可见，这个电路的逻辑功能是对输入的二进制码求反码。最高位为符号位，0表示正数，1表示负数，正数的反码与原码相同，而负数的反码是对原码的数值部分逐位求反。,电路的逻辑功能,设计过程的基本步骤：,4.2 组合逻辑电路的设计,解：（1）列真值表：,（2）由真值表写出各输出的逻辑表达式：,例 设计一个电话机信号控制电路。电路有I0（火警）、I1（盗警）和I2

3、（日常业务）三种输入信号，通过排队电路分别从L0、L1、L2输出，在同一时间只能有一个信号通过。如果同时有两个以上信号出现时，应首先接通火警信号，其次为盗警信号，最后是日常业务信号。试按照上述轻重缓急设计该信号控制电路。要求用集成门电路7400（每片含4个2输入端与非门）实现。,（4）画出逻辑图：,（3）根据要求，将上式转换为与非表达式：,真值表,电路功能描述,例：用与非门设计一个举重裁判表决电路。设举重比赛有3个裁判，一个主裁判和两个副裁判。杠铃完全举上的裁决由每一个裁判按一下自己面前的按钮来确定。只有当两个或两个以上裁判判明成功，并且其中有一个为主裁判时，表明成功的灯才亮。,设主裁判为变量

4、A，副裁判分别为B和C；表示成功与否的灯为Y，根据逻辑要求列出真值表。,1,穷举法,1,2,2,逻辑表达式,3,卡诺图,最简与或表达式,化简,4,5,逻辑变换,6,逻辑电路图,3,化简,4,5,6,真值表,电路功能描述,例：试设计一个码转换电路，将4位格雷码转换为自然二进制码。可以采用任何逻辑门电路来实现。,设电路的4个输入变量为G3、G2、G1、G0； 4个输出变量为B3、B2、B1、B0 。,1,1,2,卡诺图,3,3,化简,最简与或表达式,4,逻辑电路图,4,4.3 组合电路中的竞争冒险,1、产生竞争冒险的原因,在组合电路中，当输入信号的状态改变时，输出端可能会出现不正常的干扰信号，使电

5、路产生错误的输出，这种现象称为竞争冒险。,产生竞争冒险的原因：主要是门电路的延迟时间产生的。,干扰信号,“1”型冒险,“0”型冒险,（1） 代数法 可以用公式法判断是否有冒险, 例如Y=AC+B ， 其中C有原变量和反变量，改变A、 B的取值判断是否出现冒险。 A=1，B=1时，Y=C+ 有“0”型冒险。因此，Y=AC+B 会出现“0”型冒险。同理，有Y=C 时，会出现“1”型冒险。,2、冒险现象的判别,即：写出组合逻辑电路的逻辑表达式，当某些逻辑变量取特定值（0或1）时，如果表达式能转换为：,则存在1冒险（输出有正干扰脉冲）；,则存在0冒险（输出有负干扰脉冲）。,卡诺图,（2） 卡诺图法 如

6、下图所示, 图中的卡诺圈相切则有竞争冒险, 如圈“1”则为“0”型冒险, 而圈“0”则为“1”型冒险，当卡诺圈相交或相离时均无竞争冒险产生。,若输入变量ABl，则有：,因此，该电路存在0冒险。 画出ABl 时L的波形。,例: 判断图示电路是否存在冒险，如有，指出冒险类型，画出输出波形。,解：写出逻辑表达式：,例: 判断函数 是否存在冒险：,解：如果令AC0，则有,因此，该电路存在l冒险。,例: 判断下图所示卡诺图的冒险情况。,3、消除竞争冒险的方法,1修改逻辑设计 （1）增加冗余项 在前例的电路中，存在冒险现象。如在其表达式中增加乘积项AB， 使其变为：,则在原来产生冒险的条件AB1时，L=1

7、，不会产生冒险。,即用卡诺图化简时，对于两个相切的圈就要再多圈一个多余的圈。如对 ，当B=C=1时存在0冒险。因此在相切处增加了一个BC圈，消除了相切部分的影响，如下图所示。,（2）变换逻辑式，消去互补变量 逻辑式,存在冒险现象。如将其变换为：,则在原来产生冒险的条件AC0时，L=0，不会产生冒险。,图示 增加多余项消除冒险,2增加选通信号 在电路中增加一个选通脉冲，接到可能产生冒险的门电路的输入端。当输入信号转换完成，进入稳态后，才引入选通脉冲，将门打开。这样，输出就不会出现冒险脉冲。,3增加输出滤波电容 在可能产生冒险的门电路输出端并接一个滤波电容（一般为420pF），利用电容两端的电压不

8、能突变的特性，使输出波形上升沿和下降沿都变的比较缓慢，从而起到消除冒险现象的作用。,有圈相切，则有竞争冒险,增加冗余项， 消除竞争冒险,例,本节小结,组合电路的特点：在任何时刻的输出只取决于当时的输入信号，而与电路原来所处的状态无关。实现组合电路的基础是逻辑代数和门电路。 组合电路的逻辑功能可用逻辑图、真值表、逻辑表达式、卡诺图和波形图等5种方法来描述，它们在本质上是相通的，可以互相转换。 组合电路的分析步骤：逻辑图写出逻辑表达式逻辑表达式化简列出真值表逻辑功能描述。 组合电路的设计步骤：列出真值表写出逻辑表达式或画出卡诺图逻辑表达式化简和变换画出逻辑图。 在许多情况下，如果用中、大规模集成电

9、路来实现组合函数，可以取得事半功倍的效果。,4.4 若干典型的组合逻辑集成电路,4.4.1 编码器,4.4.2 译码器/数据分配器,退出,4.4.3 数据选择器,4.4.4 数值比较器,4.4.5 算术运算电路,4.4.1 编码器,编码：将特定含义的输入信号（文字、数字、符号） 转换成二进制代码的过程。如：商品条形码。 编码器：能够实现编码功能的数字电路称为编码器。 一般而言，N个不同的信号，至少需要n位二进制数编码。N和n之间满足下列关系:,1、编码器的定义与工作原理,普通编码器,真值表,输入信号为高电平有效（有效：表示有编码请求） 输出代码编为原码（对应自然二进制数）,例如：4线-2线编码

10、器,二进制编码器：用n位二进制代码对2n个信号进行编 码的电路。,逻辑表达式,特点：编码器在任何时刻只能对一个输入信号进行编码，不允许有两个或两个以上的输入信号同时请求编码，否则输出编码会发生混乱。 这就是说，I0 、I1 、 I2 、 I3 这4个编码信号是相互排斥的。 该编码器无法识别是编码输入还是非编码输入。,优先编码器,真值表,优先编码器：允许同时输入数个编码信号，而电路只对 其中优先级别最高的信号进行编码。 优先级别高的编码器信号排斥级别低的。 优先权的顺序完全是根据实际需要来确定的。,例如：4线-2线优先编码器,逻辑表达式,优先级别：I3的级别最高，I0 的级别最低。 当I3=1时

11、，其余输入信号不论是0还是1都不起作用，电路只对I3进行编码，输出 Y1Y0=11。,二十进制编码器,人们习惯用十进制，而数字电路只识别二进制，则需要相互转换。 二十进制编码器：将09十个十进制数转换为二进制代码的 电路。,例如：键盘输入8421BCD码编码器,控制使能标志,输出4位二进制代码 输入10个互斥的数码,真值表,逻辑表达式,当编码器某一个输入信号为0而其它输入信号都为1时，则有一组对应的数码输出，如S70时，ABCD0111。输出数码各位的权从高位到低位分别为8、4、2、1。因此，图4.1.2所示电路为8421BCD码编码器。由真值表可看出，该编码器输入S0S9 这10个编码信号也

12、是相互排斥的。GS为控制使能标志，用来表示是否有信号输入（即是否有键按下）。,8线-3线优先编码器CD4532,EI为使能输入端，高电平有效。EO为使能输出端，通常接至低位芯片的EI端。EO和EI配合可以实现多级编码器之间的优先级别的控制。GS为扩展输出端，是控制标志。GS1表示是编码输出； GS0表示不是编码输出。,2、集成电路编码器,“双列直插式”封装,缺口朝左方,一般左上脚接电源,一般右下脚接地,左下脚为1脚,从左至右：引脚顺序递增,从右至左：引脚顺序递增,集成8线-3线优先编码器CD4532的功能表,输入：逻辑1(高电平）有效,输出：逻辑1(高电平）有效,观察功能表，可得到以下信息：,

13、(4) 译码时输出为3位二进制的原码。,(1) 有8个信号输入端，3个输出端，3个控制端。,要学会通过读功能表而获知芯片的逻辑功能、各引脚的用途和用法，从而能够正确使用芯片。,(7) 当无有效输入信号时和I0端有高电平输入时，输出均为000，如何区别这两种情况？,(6) 输出使能端EO：仅当EI=1且输入端全无有效输入信号，即输入均为0时，EO为1；其余情况为0。,EO端可与另一片同样器件的EI连接，组成更多输入端的优先编码器,由GS端的状态确定：前一种情况GS=0，而后者GS=1,作用,集成8线-3线二进制优先编码器CD4532的级联,组成16线-4线优先编码器,优先级别从A15A0递降,1

14、）当EI1=0时，EO1=0，从而使EI0=0，这时两片CD4532均禁止 编码，它们的输出端Y2Y1Y0是000，并且GS=GS0+GS2=0，表 示此时的L3L2L1L0 =0000为非编码输出。,2）当EI1=1时，高位片（1）允许编码，但若A15A8都是低电 平，即均无编码请求，则EO1=1，从而使EI0=1，允许低位片 （0）编码。高位片的Y2Y1Y0=000，则与之相连的或门均打 开，L2、L1、L0取决于低位片的Y2、Y1、Y0 ，而L3=GS1=0， 输出代码在00000111之间变化。,3）当EI1=1且A15A8中有编码请求（至少一个为高电平）时， 则EO1=0，从而使EI

15、0=0，高位片编码，低位片禁止编码（即 高位片的编码级别高于低位片）。 此时L3=GS1=1 ， L2、 L1、 L0取决于高位片的Y2、Y1、Y0 ，输出代码在10001111 之间变化。,图示,2、集成优先编码器74HC147,输入：逻辑0(低电平）有效,输出：逻辑0(低电平）有效,集成优先编码器74HC147的功能表,二十进制优先编码器,输入端低电平有效,输出为8421BCD反码（即输出端低电平有效）,10线4线（实为9线4线）,没有 I0 端（原因：各输出端的表达式中都不含有 I0 ，即I0为任意态可不出现）,例：用74HC147和适当门构成输出为8421BCD码并具有编码输出 标志的

16、编码器。,逻辑图,（1）在74HC147的输出端加反相器才能实现输出8421码的要求。,（2）把74HC147的各输入端加到一“与非门”的输入端，“与非门”的输出作为标志端GS，从而实现要求。,说明:,本节小结,用二进制代码表示特定对象的过程称为编码；实现编码操作的电路称为编码器。 编码器分二进制编码器和十进制编码器，各种编码器的工作原理类似，设计方法也相同。集成二进制编码器和集成二十进制编码器均采用优先编码方案。,4.4.2 译码器/数据分配器,译码：是编码的逆过程，将表示特定意义信息的二进制代码翻译出来。 译码器：能够实现译码功能的数字电路称为译码器。 译码器可分为两类： 1、将一系列代码转换成与之一一对应的有效信号。