数电课程设计四人智力竞赛抢答器

《数电课程设计四人智力竞赛抢答器》由会员分享，可在线阅读，更多相关《数电课程设计四人智力竞赛抢答器（11页珍藏版）》请在金锄头文库上搜索。

1、四人智力竞赛抢答器设计报告四人智力竞赛抢答器设计报告 一、设计目的、任务与要求一、设计目的、任务与要求 1、 设计目的设计目的 1.掌握四人智力竞赛抢答器电路的设计、组装与调试方法。 2.熟悉数字集成电路的设计和使用方法。 2、 设计任务与要求设计任务与要求 1）设计任务）设计任务 设计一台可供 4 名选手参加比赛的智力竞赛抢答器。 用数字显示抢答倒 计时间，由“9”倒计到“0”时，无人抢答，蜂鸣器连续响 1 秒。选手抢答时， 数码显示选手组号，同时蜂鸣器响 1 秒，倒计时停止。 2）设计要求）设计要求 (1)4 名选手编号为：1，2，3，4。各有一个抢答按钮，按钮的编号与选手 的编号对应，也

2、分别为 1，2，3，4。 (2)给主持人设置一个控制按钮， 用来控制系统清零 （抢答显示数码管灭灯） 和抢答的开始。 (3)抢答器具有数据锁存和显示的功能。抢答开始后，若有选手按动抢答按 钮，该选手编号立即锁存，并在抢答显示器上显示该编号，同时扬声器给出音响 提示，封锁输入编码电路，禁止其他选手抢答。抢答选手的编号一直保持到主持 人将系统清零为止。 (4)抢答器具有定时（9 秒）抢答的功能。当主持人按下开始按钮后，定时 器开始倒计时，定时显示器显示倒计时间，若无人抢答，倒计时结束时，扬声器 响，音响持续 1 秒。参赛选手在设定时间（9 秒）内抢答有效，抢答成功，扬声 器响，音响持续 1 秒，同

3、时定时器停止倒计时，抢答显示器上显示选手的编号， 定时显示器上显示剩余抢答时间，并保持到主持人将系统清零为止。 (5)如果抢答定时已到，却没有选手抢答时，本次抢答无效。系统扬声器 报警（音响持续 1 秒） ，并封锁输入编码电路，禁止选手超时后抢答，时间显示 器显示 0。 (6)可用石英晶体振荡器或者 555 定时器产生频率为 1Hz的脉冲信号， 作为 定时计数器的 CP 信号。 二、原理电路设计二、原理电路设计 电路主要由脉冲产生电路、锁存电路、编码及译码显示电路、倒计时电路 和音响电路组成。脉冲电路主要产生 1hz 的时钟信号；锁存电路用来锁存抢答选 手的数据以及阻止选手抢答编码及译码显示电

4、路、 倒计时电路用于显示抢答选手 的信息及时间；音响电路用于提示选手抢答与否。当有选手抢答时，首先锁存， 阻止其他选手抢答，然后编码，再经 4 线 7 段译码器将数字显示在显示器上同时 产生音响。 主持人宣布开始抢答时， 倒计时电路启动由 9 计到 0， 如有选手抢答， 倒计时停止。 1、方案比较 方案一： 用晶振组成的脉冲产生电路、 单稳态器件组成音响电路、 CD4511 组成的显示电路。八 D 型锁存器组成的锁存电路。 方案二：用 555 芯片组成的脉冲产生电路及单稳态音响电路、CD4511 组 成的显示电路。八 D 型锁存器组成的锁存电路。 可行性分析： 方案一，虽然晶振电路产生的时钟信

5、号比较准确，但由于其抗震能力差、 价 钱昂贵，不适合用于本实中。 方案二，虽然由 555 定时芯片组成的脉冲产生电路的时钟信号有一定波动， 但本实验对于时钟信号要求不高，所以完全可以一片既便宜又功能强大的 555 芯片代替。音响电路也可以由价钱便宜的 555 芯片组成的单稳态电路实现。 经上分析，决定用方案二来实现本实验。 2、整体电路框图的确定 3、单元电路设计及元件选择 （1） 、时钟电路的设计 在时钟电路中， 555 芯片主要给计 数器产生频率为 1hz 的时钟信号。根 据 555 多谐振荡器频率的计算公式： 可 2ln)2( 1 21 C RR f 求得若要产生频率为 1hz 的电 扬

6、声器 数码显示 脉冲电路 倒计时器译码器数码显示 扬声器 锁存器编码转换电路译码器 主持人 选手 路，电阻R1和R2均取 47k，电容 C1 取 10uf。 （2）、音响电路的设计 音响电路主要由555芯片组成的单稳 态电路组成的， 其中加入了 RC 延迟电路， 用于使 555 第二引脚信号输入后延迟一 段时间回复为高电平。 因为触发脉冲最小 宽度为 555 单稳态单路完成一次单稳态 的传输时间，所以 RC 延时电路可以根据 实际情况选择，这里粗略选 R1 为 10K， C5 为 100nf. 其中单稳态电路延迟时间计算公式 为： CRtw22 1 . 1 因此 R2 选 10K,C2 选 1

7、00uf。 即延迟 时间为 1.1 秒。 (3)、倒计时电路的设计 倒计时电路首先由时钟电 路产生一个频率为 1hz 的信号 （如上解释） 。接着把信号和下 面的按键锁存电路的信号与后 接 入 十 进 制 同 步 减 计 数 器 74LS190 的信号输入端，使得倒 计时电路的数码管能从 9到 0 倒 计时。 图中的显示电路时由用于 驱动共阴极 LED（数码管）显示 器的 BCD 码七段码译码器 CD4511 芯片和七段共阴数码管构成的。根据实际情况，芯片 CD4511 的输出端 与数码管引脚之间必须接一个限流兼下拉电阻， 其阻值要根据系统的电压和数码 管亮度的需求来取值。本实验使用的电源为

8、5V，且粗略取数码管中 LED 灯工作 时两端电压为 2V。由于数码管每段允许的最大电流不能超过 10ma，并且通过 的电流也不能太小，否则 LED 登亮度不够，因此选电流 I=（79）am。最后选 电阻阻标准值为 430. 关于 CD4511 芯片，必须注意其中某些引脚的功能，就如第 3（灯测试端） 、 4（输出消隐控制端） 、5（数据锁存控制端）引脚。其中 a b c d 为 BCD 码输 入，a 为最低位。LT 为灯测试端，加高电平时，显示器正常显示，加低电平时， 显示器一直显示数码“8”，各笔段都被点亮，以检查显示器是否有故障。BI 为 消隐功能端，低电平时使所有笔段均消隐，正常显示时

9、， B1 端应加高电平。 另 外 CD4511 有拒绝伪码的特点， 当输入数据越过十进制数 9(1001)时， 显示字形 也自行消隐。LE 是锁存控制端，高电平时锁存，低电平时传输数剧。 其真值表如下 因此实验中如要 CD4511 正常工作，必须把芯片的第第 3（灯测试端） 、4（输 出消隐控制端）都接高电平、5（数据锁存控制端）引脚接低电平。 74LS190 为预制的十进制同步加减法计数器。74LS190 的预置是异步的，当 置入控制端 LD（低电平有效）为低电平时，不管时钟端 CP 状态如何，输出端即 可置成与数据输入端相一致的状态。74LS190 的计数是同步的，靠时钟端 CP 同 时加

10、在四个触发器上而实现的。当计数控制端 CT（低电平有效）为低电平时， 在 CP 上升沿作用下输出端同时变化， 从而消除了异步计数器中出现的计数尖峰。 当计数方式控制端（U/D）为低电平时进行加计数，反之为减计数。74LS190 有 超前进位功能。当计数上溢或下溢时，进位/借位输出端（CO/BO）输出一个宽度 等于 CP 低电平部分的低电平脉冲。 真值表如下： （4） 、锁存电路、编码及译码显示电路的设计 锁存电路是用一个单刀双掷的开关加四个按钮开关以及一片 74HC373 八 D 型锁存器组成的电路。 而实际接法是要在每个按钮开关和电源直接相连处接一个 下拉电阻，否则电源和地将短接。 编码及译

11、码显示电路是由优先编码器 74HC148 和反相器再加 CD4511 芯片 和数码管组成的。 74HC373的输出端 O0O7可直接与总线相连。当三态允许控制端 OE 为低电平时， O0O7 为正常逻辑状态，可用来驱动负载或总线。当 OE 为高电平时，O0O7呈高阻态，即不驱动 总线，也不为总线的负载，但锁存器内部的逻辑操作不受影响。 当锁存允许端 LE 为高电 平时，O 随数据 D 而变。当 LE 为低电平时，O 被锁存在已建立的数据电平。所以 OE 低电 平，锁存允许端可以接信号线用来特定时间来锁存数据，从而达到实验目的。 4、整体电路图 5、电路工作原理 当主持人按下按钮开始抢答时，接地

12、信号反馈到十进制同步减计数器 74LS190 的 load 输入端、将其置为高电平，使其开始倒计时。74LS190 在频率为 1hz 的信号作用下进行十进制减法运算， 并在数码管上陆续显示 9 到 0 十个数字。 假如在 9 秒内无人抢答时，倒计时数码管显示为 0，蜂鸣器响 1 秒，禁止选手抢 答。相反，假如在 9 秒内有人抢答，即存器 74LS373 有信号输入时，通过与门 74LS21 将信号反馈回锁存器 74LS373 的使能端 ENG,此时 74LS3737 立即被锁存， 同时蜂鸣器鸣叫 1s，停止工作，抢答无效。同时将低电平信号反馈回 74LS190 的倒计时输入端， 使其停止工作，

13、 保持剩余抢答时间， 这时 74LS148 作为编码器， 对输入的型号进行编码，输出 4 位的 BCD 码，再将这四位的 BCD 码输入数码管显 示出抢答者的编号。 当倒计时为零时，通过或门 74LS32 将信号反馈回编码器 74LS148 的使能端 ENG，此时编码器 74LS148 停止工作，禁止有选手超时抢答并停止倒计时。主持 人可以通过单刀双置开关对锁存器74LS373和编码器74LS148的使能端的控制来 清除锁存信号,从而使得抢答器继续工作。 当无选手抢答时,倒计时直到倒计为零 为止,此时到零点的信号反馈回编码器 74LS148，使其停止工作,此时选手再抢答 无效,只有当主持人清零

14、后再置为开始状态,才可以继续抢答。 6、电路程序的调试与结果 （1） 、正常抢答 （2） 、倒计时结束 （3）抢答时时蜂鸣器两端高电平维持时间 （ 4）倒计时为 0 时蜂鸣器两端高电平维持时间 （5） 、时钟电路产生的频率为 1hz 信号 数据分析： 抢答时和倒计时为 0 时， 蜂鸣器两端电压维持时间存在少许误差， 原因是信号传输损耗、边缘不陡和信号干扰。1hz 信号是由于器件是标准值的， 不能取小数及一些常数，所以存在少许误差。 7、所用器件 名称备注数量 锁存器74HC3731 个 编码器74LS1481 个 计数器74HC1901 个 显示器一位共阴数码管2 个 555 定时器LM555

15、CM2 个 2 与门74HC081 个 4 与门74HC211 个 2 或门74HC321 个 非门74HC041 个 电阻 10K6 个 43014 个 47K2 个 电容 10F2 个 100nF2 个 1F1 个 单刀双置开关1 个 按键开关4 个 蜂鸣器1 个 引线、引脚若干 8、总结 优点：是跳线相对少，信号保持得比较好。 缺点：焊接时电路复杂，容易出错且相邻的焊线较多，存在互相干扰。 改进：第一，尽量用到适合的芯片 ；第二，使整体布局更加合理、明确、 美观；第三，尽量做到使所有功能模块都达到所要求的那样，产生预期的效果。 第四，能用软件实现的尽量用软件实现吧（单片机） ，焊接时不必

16、太在意跳线， 有些地方跳线了反而更好。 心得：通过这次课程设计：首先，加深了我对数字电路知识的了解，尤其是 数字芯片的性能和使用。其次，使我对数字电路设计更感兴趣，原来它是很奥秘 的，一些电子功能可以通过组合各种各样的元器件，从而产生想要实现的功能， 关键在于能够设计出符合要求的电路。再次，使我对课本知识得到巩固和加强， 毕竟课本知识是抽象的，只有真正在实践中利用它，做到学以致用，才能加深对 它的理解，所以设计出这个题目后，我发现以前对课本有疑问的地方都随着在课 程设计中豁然开朗了。最后，加强了我思考和解决问题的能力。由于知识水平的 局限，该课程设计有一些不足的地方，真诚地希望老师给予批评和指正。最后是 纯数电计数完成数电课程设计真的即费时又费力更费钱，两周时间没了、一张毛 爷爷也飞了。 附录：