《数字电路讲义-第六章w1》由会员分享，可在线阅读，更多相关《数字电路讲义-第六章w1（194页珍藏版）》请在金锄头文库上搜索。
1、,第六章 时序逻辑电路 第一节 概述 一、时序电路（Sequence Circuit） 框图,第六章 时序逻辑电路 第一节 概述 一、时序电路（Sequence Circuit） 框图,tn 、 tn+1的含义,X、Z、W、Y ？,X,Z,W,Y,电路的描述：,第六章 时序逻辑电路 第一节 概述 一、时序电路 二、分类,按时钟 分类,按输入 分类,第六章 时序逻辑电路 第二节 同步时序电路的分析,分析出电路的目的是什么？,第六章 时序逻辑电路 第二节 同步时序电路的分析,步骤： 1.观察电路，写出电路存储器中各触发器的激励函数、电路输出函数 2.由触发器的特征方程和激励函数求出存储器的输出方程
2、，即新的状态方程 3.列出状态转换表 4.画出相应的状态转换图 5.视需要画出电路的输入输出对应波形图 6.最后判断电路的逻辑功能 对中规模功能块构成的电路，可根据这类器件的功能表和外部连接电路直接列出状态转换表，从而判断整个电路的功能,例6-9 试分析图6-61所示由JK触发器构成的时序电路，列出其状态转换表和转换图，并说明其逻辑功能。,分析的目的：Q3Q2Q1Q0的变化规律,步骤： 1.观察电路，写出电路存储器中各触发器的激励函数、电路输出函数 2.由触发器的特征方程和激励函数求出存储器的输出方程，即新的状态方程 3.列出状态状态转换表 4.画出相应的状态转换图 5.视需要画出电路的输入输
3、出波形图 6.最后判断电路的逻辑功能，并评述其优缺点 对中规模功能块构成的电路，可根据这类器件的功能表和外部连接电路直接列出状态转换表，从而判断整个电路的功能,步骤： 1.观察电路，写出电路存储器中各触发器的激励函数、电路输出函数,步骤： 1.观察电路，写出电路存储器中个触发器的激励函数、电路输出函数 2.由触发器的特征方程和激励函数求出存储器的输出方程，即新的状态方程 3.列出状态状态转换表 4.画出相应的状态转换图 5.视需要画出电路的输入输出波形图 6.最后判断电路的逻辑功能，并评述其优缺点 对中规模功能块构成的电路，可根据这类器件的功能表和外部连接电路直接列出状态转换表，从而判断整个电
4、路的功能,2. 求激励函数，状态方程,步骤： 1.观察电路，写出电路存储器中个触发器的激励函数、电路输出函数 2.由触发器的特征方程和激励函数求出存储器的输出方程，即新的状态方程 3.列出状态状态转换表 4.画出相应的状态转换图 5.视需要画出电路的输入输出波形图 6.最后判断电路的逻辑功能，并评述其优缺点 对中规模功能块构成的电路，可根据这类器件的功能表和外部连接电路直接列出状态转换表，从而判断整个电路的功能,3.列出状态状态转换表,现态,次态,步骤： 1.观察电路，写出电路存储器中个触发器的激励函数、电路输出函数 2.由触发器的特征方程和激励函数求出存储器的输出方程，即新的状态方程 3.列
5、出状态状态转换表 4.画出相应的状态转换图 5.视需要画出电路的输入输出波形图 6.最后判断电路的逻辑功能，并评述其优缺点 对中规模功能块构成的电路，可根据这类器件的功能表和外部连接电路直接列出状态转换表，从而判断整个电路的功能,4 状态图,步骤： 1.观察电路，写出电路存储器中个触发器的激励函数、电路输出函数 2.由触发器的特征方程和激励函数求出存储器的输出方程，即新的状态方程 3.列出状态状态转换表 4.画出相应的状态转换图 5.视需要画出电路的输入输出波形图 6. 判断电路的逻辑功能，并评述其优缺点，是否能自启动 对中规模功能块构成的电路，可根据这类器件的功能表和外部连接电路直接列出状态
6、转换表，从而判断整个电路的功能,6 判断电路的逻辑功能,余3码模十计数器,可以自启动,什么类型？,1.激励函数 输出函数,输出与输入有组合关系,2.状态转换表,3.状态图,110检测,4.波形图,第六章 时序逻辑电路 第三节 同步时序电路的设计,例：设计110检测器,分析步骤： 1.观察电路，写出电路存储器中个触发器的激励函数、电路输出函数 2.由触发器的特征方程和激励函数求出存储器的输出方程，即新的状态方程 3.列出状态转换表 4.画出相应的状态转换图 5.视需要画出电路的输入输出对应波形图 6.最后判断电路的逻辑功能 对中规模功能块构成的电路，可根据这类器件的功能表和外部连接电路直接列出状
7、态转换表，从而判断整个电路的功能,第六章 时序逻辑电路 第三节 同步时序电路的设计,设计步骤： 1.设置输入、输出变量 2.建立转换状态图，确定触发器数目 3.列状态转换表 4.确定触发器类型，求出激励方程，求输出方程 5.画逻辑图 6.讨论是否有孤立态，能否自启动,例：设计110检测器,第三节 同步时序电路的设计 一、状态图的建立,例：试建立111序列检测器状态图，连续输入3个或3个以上的1，电路的输出为1，否则输出为0。,米利型（Mealy）： 莫尔型（Moore）：,解：1. 设输入、输出变量 2. 建立状态图（状态图设置和建立），状态化简 3. 电路设计,第三节 同步时序电路的设计,二
8、、设计电路 例：试设计1011序列检测电路 。,0,1,0,1,1,CP,X,Z,第三节 同步时序电路的设计,设计步骤： 1.设置输入、输出变量 2.建立转换状态图，确定触发器数目 3.列状态转换表 4.确定触发器类型，求出激励方程，求输出方程 5.画逻辑图 6.讨论是否有孤立态，能否自启动,第三节 同步时序电路的设计,设计步骤： 1.设置输入、输出变量 2.建立转换状态图，确定触发器数目 3.列状态转换表 4.求输出方程，画逻辑图 5.讨论是否有孤立态，能否自启动,第三节 同步时序电路的设计,第三节 同步时序电路的设计,设计步骤： 1.设置输入、输出变量 2.建立转换状态图，确定触发器数目
9、3.列状态转换表 4.确定触发器类型，求出激励方程，求输出方程 5.画逻辑图 6.讨论是否有孤立态，能否自启动,5.画逻辑图 6.讨论是否有孤立态，能否自启动,例：设计一个模7同步二进制加法计数器,例：试设计一个可变模同步分频器，当控制输入X0时为5分频；X1时为7分频。 解：1. 状态转换图,2. 状态转换 真值表,3. 求激励函数 和输出函数,状态转换图？,时序逻辑电路分析设计：小结,第四节 数据寄存器 一、集成锁存器,第四节 数据寄存器 二、锁存器的扩展,当EN=0时， 上面的芯片工作。 当EN=1时， 下面的芯片工作。,第四节 数据寄存器 三、寄存器 （1）,内部 驱动,边沿 触发,第
10、四节 数据寄存器 三、寄存器（2）,第四节 数据寄存器 三、寄存器,第四节 数据寄存器 三、寄存器,锁存器,寄存器,区别？,第四节 数据寄存器 三、寄存器,第四节 数据寄存器 三、寄存器,第四节 数据寄存器,寄存器顾名思义，就是保存数据的地方。 锁存器是用于存储数据来进行交换，使数据稳定下来保持一段时间不变化，直到新的数据将其替换。 寄存器与锁存器都是用来暂存数据的器件，在本质上没有区别， 寄存器的输出端平时不随输入端的变化而变化，只有在时钟有效时才将输入端的数据送输出端（打入寄存器）； 锁存器的输出端平时总随输入端变化而变化，只有当锁存器信号到达时，才将输出端的状态锁存起来，使其不再随输入端
11、的变化而变化。,第四节 数据寄存器,寄存器的输出端平时不随输入端的变化而变化，只有在时钟有效时才将输入端的数据送输出端（打入寄存器）； 锁存器的输出端平时总随输入端变化而变化，只有当锁存器信号到达时，才将输出端的状态锁存起来，使其不再随输入端的变化而变化。,锁存,寄存,第五节 计数器,计数器（CTR）,用途：,计数、,分频、,延时、,PC指针,第五节 计数器 一、异步二进制计数器,原理：,前位有10时，后位+1,一、异步二进制计数器,一、异步二进制计数器,TCP:,TCPminNtpdmax,看仿真,一、异步二进制计数器,一、异步二进制计数器,一、异步二进制计数器,一、异步二进制计数器,一、异
12、步二进制计数器,一、异步二进制计数器,一、异步二进制计数器,仔细分析：,状态图,一、异步二进制计数器,仔细分析： 看仿真,二、集成异步4位二进制计数器,二、集成异步4位二进制计数器,二、集成异步4位二进制计数器,构成模16计数器,二、集成异步4位二进制计数器,级联,三、集成异步BCD计数器,三、集成异步BCD计数器,异步BCD码计数器74LS290,激励函数,三、集成异步BCD计数器,异步BCD码计数器74LS290,三、集成异步BCD计数器,74LS290数据手册,三、集成异步BCD计数器,异步BCD码计数器74LS290,构成8421BCD计数器,三、集成异步BCD计数器,三、集成异步BC
13、D计数器,级联,级联延时,四、同步二进制计数器,四、同步二进制计数器,异步与同步的区别,例6-4 试分析图6-21的计数电路，列出状态转换真值表及转换图，并说明其功能,解：1. 触发器的激励方程,2.触发器状态方程,3.状态转换真值表,4.状态图,功能 分析,Q0,Q2:11010发生器，Q1:反码,五、集成同步4位二进制加法计数器,工作原理,五、集成同步4位二进制加法计数器,五、集成同步4位二进制加法计数器,五、集成同步4位二进制加法计数器,任意进制计数器的设计 方法：,1. 异步反馈清零,2. 同步反馈清（置）零,3. 预置-进位,4. 反馈预置,五、集成同步4位二进制加法计数器,同步清零
14、：74LS163,异步清零：74LS161,同步清零与异步清零的区别？,五、集成同步4位二进制加法计数器,M=？,五、集成同步4位二进制加法计数器,五、集成同步4位二进制加法计数器,级联,当由FFFEFFFF时的情况,CO=ENT*CT=15,当由FFFEFFFF时的情况,CO=ENT*CT=15,例： 试分析如图计数电路，算出它的计数模M，并说明预置数的设置原则,M=,(100000000-10010111)2=(105)10,六、集成同步二进制 可逆 计数器,1、同步单时钟二进制可逆计数器74LS169,74169,六、集成同步二进制 可逆 计数器,2、同步双时钟二进制可逆计数器74LS1
15、93,双时钟的工作原理,七、集成同步BCD码计数器,工作原理：,Q1Q3的特征方程,七、集成同步BCD码计数器,七、集成同步BCD码计数器,七、集成同步BCD码计数器,七、集成同步BCD码计数器,同步BCD码可逆计数器,74LS192波形图,注意,74LS192的仿真 注意进位,七、集成同步BCD码计数器,可设置任意进制计数器,七、集成同步BCD码计数器,七、集成同步BCD码计数器,M=M1M2,看波形图MAXPLUS II,（P222）,第六节 移位寄存器（SRG-Shift Register）,实际需求：无线通信,移位寄存器从结构上看，是将若干个触发器级联起来 按输入方式分：串行和并行输入 按输出方式分：串行和并行输出 按移位方向分：左移和右移,例：设计一个“111”检测器,第六节 移位寄存器,一、单向移位寄存器 串入并出,特征方程：,一、单向移位寄存器,一、单向移位寄存器,一、单向移位寄存器,右移,左移,移位寄存器特征方程： 右移： 左移：,并、串输入-并、串输出,有误,第六节 移位寄存器,二、集成4位通用移位寄存器,单向移位,双向移位,第六节 移位寄存器,二、集成4位通用移位寄存器,二、集成4位通用移位寄存器
