《数字电子技术 教学课件 ppt 作者 高建新 第5章 时序逻辑电路》由会员分享，可在线阅读，更多相关《数字电子技术 教学课件 ppt 作者 高建新 第5章 时序逻辑电路（75页珍藏版）》请在金锄头文库上搜索。
1、第5章 时序逻辑电路,引言：,逻辑功能方面的特征：电路任何一个时刻的输出状态不仅取决于当时的输入信号，还与电路的原状态有关。,电路结构方面的特征：电路中必须含有具有记忆能力的存储器件。最常用的是触发器。,时序逻辑电路的时钟脉冲特征：凡是时序逻辑电路都有时钟脉冲输入信号CP。按照电路中各触发器是否共用同一个CP脉冲，可分为同步时序逻辑电路和异步时序逻辑电路。,5.1 时序逻辑电路的分析方法,4根据电路的状态表或状态图说明给定时序逻辑电路的逻辑功能。,分析时序逻辑电路功能的一般步骤如下：,2将驱动方程代入相应触发器的特性方程，求得各触发器的次态方程，得到时序逻辑电路的状态方程。,3根据状态方程和输
2、出方程，列出该时序电路的状态表，画出状态转换图、时序图。,5.1.1 同步时序逻辑电路的分析,例5-1：分析图5-2所示的时序逻辑电路的功能。,（1）写出输出方程：,（3）写出JK触发器的特性方程 ，然后将各驱动方程代入JK触发器的特性方程，得各触发器的次态方程：,设电路的现态为 ，依次代入上述触发器的次态方程和输出方程中进行计算，得到电路的状态转换表。根据状态转换表可得状态转换图。,（4）作状态转换表及状态转换图,由于输入控制信号X可取1，也可取0，所以分两种情况列状态转换表和画状态转换图。,1）当X=0时,2）当X=1时,设电路的现态为 ，依次代入上述触发器的次态方程和输出方程中进行计算，
3、可得电路的状态转换表和状态转换图。,（5）根据状态转换表（或状态转换图）画时序波形图。,（7）检查电路能否自启动,两触发器电路一共有4个状态，由状态转换图5-5可以看出，电路只利用了3个状态，这3个状态称为有效循环状态，还有11没有被利用，称为无效状态。将无效状态11代入状态方程中进行计算，可见时序逻辑电路如果由于某种原因而进入无效状态工作时，只要继续输入计数脉冲CP，电路便会自动返回到有效循环工作，这种现象称为该电路能够自启动。,5.1.2 异步时序逻辑电路的分析,在异步时序逻辑电路中，各触发器的时钟脉冲不再是同一个。分析电路时必须写出各个触发器的时钟方程。,例5-2：分析图5-7所示的时序
4、逻辑电路。,解：(1)写出各逻辑方程式。,(3)作状态转换表,设电路的初态为 ，依次代入上述触发器的次态方程和输出方程中进行计算，得到电路的状态转换表如表5-3所示。,(4)状态转换图、时序图,根据状态转换表可画出状态转换图如图5-8所示, 时序图如图5-9所示。,(5)逻辑功能分析,由状态图可知：该电路一共有4个状态00、01、10、11，在时钟脉冲作用下，按照减1规律循环变化，所以是一个4进制减法计数器，Y是借位信号。,全状态有效，因此不存在自启动问题。,5.2 常用集成时序逻辑器件,5.2.1 集成计数器分类,在数字电路中，把记数输入CP脉冲个数的操作叫做计数，能实现计数操作的电子电路叫
5、计数器。从电路组成看，其主要组成单元是时钟触发器。 计数器的分类：,TTL计数器：以双极型三极管为开关元件。 CMOS计数器：以场效应管为开关元件。,加法计数器：按加法规律进行计数的电路叫加法计数器。 减法计数器：按减法规律计数的电路叫减法计数器。 可逆计数器：在控制信号作用下，可进行加减转换的计数电路，叫可逆计数器。,（2）按计数时是加还是减分,（3）按计数电路中各触发器状态变化是否同步分,同步计数器：各触发器同时翻转的计数器叫做同步计数器 异步计数器：各触发器不是同时翻转的计数器，称为异步计数器。,（4）按计数器中使用的开关元件分,522 二进制计数器,1二进制同步加法计数器基本原理,图5
6、-10所示为由4个JK触发器组成的4位同步二进制加法计数器的逻辑图。图中各触发器的时钟脉冲输入端接同一计数脉冲CP，这是一个同步时序电路。,应用时序逻辑电路的分析方法可得到输出方程：,C=Q0n Q1n Q2n Q3n,由JK触发器的特性方程 ，可得状态方程如下：,设电路初态为0000，代入状态方程可得到状态转换表。,2集成二进制同步加法计数器74LS161和74LS163,根据功能表可知，74LS161具有如下功能：,1）异步清零：当 时，不管其他输入端的状态如何，不论有无时钟脉冲CP，计数器输出将被直接置零（Q3Q2QlQ00000），称为异步清零。,2）同步并行预置数：当 时，在输入时钟
7、脉冲CP上升沿的作用下，并行输入端的数据d3d2d1d0被置入计数器的输出端，即Q3Q2QlQ0d3d2d1d0。由于这个操作要与CP上升沿同步，所以称为同步预置数。,4）保持功能：当 ，且 ，即两个使能端中有0时，则计数器保持原来的状态不变。这时，如EP0、ET1，则进位输出信号CO保持不变；如ET0，则不管EP状态如何，进位输出信号CO为低电平0。,3）计数功能：当 时，在CP端输入计数脉冲，计数器进行二进制加法计数。,根据功能表和状态转换表可以画出如下波形图：,同样是4位二进制同步加法计数器的74LS163与74LS161的引脚排列完全相同，逻辑功能方面只有一点不同。 集成4位同步二进制
8、计数器74LS163为同步置0，即在同步置0控制端 为低电平0时，计数器并不能被立即置0，还需再输人一个计数脉冲CP才能被置0； 74LS161则为异步置0，置0控制端 为低电平0时，计数器立即被置0。 这是这两种集成芯片的主要区别。,3二进制同步减法计数器,4位二进制同步减法计数器实现二进制减法计算，即每输入一个脉冲计数器状态减1。电路结构与二进制同步加法计数器相似，其状态表转换表如表5-7所示。,4集成二进制同步可逆计数器74LS191,为异步置数控制端；,是级联时级间串行计数使能端；,为加减计数控制端；,COBO 是进位借位信号输出端；,是使能端；,D3D2D1D0 是并行数据输人端；,
9、Q3Q2Q1Q0 是计数状态输出端；,523 十进制计数器,1十进制同步加法计数器基本原理,图5-14所示为由4个下降沿触发的JK触发器组成的同步十进制加法计数器的逻辑图。,1）写输出方程和驱动方程：,2）写出JK触发器的特性方程 ，然后将各驱动方程代入JK触发器的特性方程，得各触发器的次态方程：,3）列状态转换表,设初态为Q3Q2Q1Q0=0000，代入次态方程进行计算，得状态转换表如表5-9所示。,用同样的分析的方法分别求出6种无效状态的次态，画出完整的状态转换图如图5-15所示。在实际工作中，当由于某种原因，使计数器进入无效状态时，能在时钟信号作用下，最终进入有效状态，所以，电路能够自启
10、动。,由状态转换表可见电路功能是十进制计数器。CO是进位输出信号，即每输入10个计数脉冲计数器工作一个循环，并在第10个计数脉冲的下降沿，输出CO送出一个下降沿的进位信号，因此称做十进制计数器。,根据状态转换表或者电路的状态图可以画出如图5-16所示的时序图。,2集成十进制计数器74LS160和74LS162,1）异步清零：当 时，不管其他输入端的状态如何，不论有无时钟脉冲CP，计数器输出将被直接置零（Q3Q2QlQ00000），称为异步清零。,2）同步并行预置数：当 时，在输入时钟脉冲CP上升沿的作用下，并行输入端的数据d3d2d1d0被置入计数器的输出端，即Q3Q2QlQ0d3d2d1d0
11、。由于这个操作要与CP上升沿同步，所以称为同步预置数。,4）保持功能：当 ，且 ，即两个使能端中有0时，则计数器保持原来的状态不变。这时，如EP0、ET1，则进位输出信号CO保持不变；如ET0则不管EP状态如何，进位输出信号CO为低电平0。,3）计数功能：当 时，在CP端输入计数脉冲，计数器进行二进制加法计数。,同样是4位二进制同步加法计数器的74LS162与74LS160的引脚排列完全相同，逻辑功能方面只有一点不同，集成4位同步十进制计数器74LS162为同步置0，这就是说，在同步置0控制端 为低电平0时，计数器并不能被立即置0，还需再输人一个计数脉冲CP才能被置0；,74LS162,74L
12、S160,4位二进制同步加法计数器,引脚排列完全相同,区别,相同,3集成十进制同步可逆计数器74LS190,是级联时级间串行计数使能端；,是进位借位信号输出端；,是并行数据输人端；,是计数状态输出端；,为加减计数控制端；,为异步置数控制端；,是使能端；,524 任意进制计数器,1集成二-五-十进制计数器74LS290,二进制计数器的时钟脉冲输入端为CP1，输出端为Q0；五进制计数器的时钟脉冲输入端为CP2，输出端为Q1、Q2、Q3。如果将Q0与CP2相连，CP1作时钟脉冲输入端，Q0Q3作输出端，则为8421BCD码十进制计数器。,它包含一个独立的1位二进制计数器和一个独立的异步五进制计数器。
13、,1） 异步清零：当置0输入端 ，且置位输入 时，不论有无时钟脉冲CP，计数器输出将被直接置零。,2） 异步置9：当置9输入端 时，无论其他输入端状态如何，计数器输出将被直接置9（即Q3Q2QlQ01001）。,3） 计数功能：当 ，且 时，在计数脉冲（下降沿）作用下，进行二五十进制加法计数。,2用集成计数器实现任意进制计数器,集成计数器产品多数是二进制和十进制计数器，如果需要其他进制的计数器，可用现有的二进制或十进制计数器，利用其清零端或预置数端，外加适当的门电路连接构成任意进制计数器。如果手边有M进制的集成计数器，要构成N进制的计数器，当MN时用一片M进制的计数器就可以实现；当MN时则需要
14、多片M进制的计数器下面分别介绍实现的方法。,例5-3 用74LS161和与非门构成五进制加法计数器。,解：五进制计数器有5个循环状态，即N=5，而74LS161在计数过程中有16个状态，即M=16，因此属于MN的情况。常用两种方法实现，即“反馈清零法”和“反馈置数法”。,（1）反馈清零法,最后根据置0表达式画出连线图。,首先写出D5的二进制数码：D5=0101；,再根据D5数码写出置0信号表达式： ；,741LS61清零功能是异步的，在其计数过程中，不管输出处于哪一状态，只要在异步清零输入端加低电平信号，即 ，输出会立即回到0000状态。清零信号消失后，74LS161又从0000状态开始重新计
15、数。,（2）反馈置数法,写出D5-1的二进制数码：D5=0100；,最后根据置数信号表达式画出连线图。,选预置数D3D2D1D0=0000；,采用置数法首先要在置数输入端设置好预置数据，设D3D2D1D0=0000。74LS161置数功能是同步的，则在计数过程中，不管输出处于哪一状态，只要在同步置数输入端加低电平信号，即 ，输出不会立即从那个状态置成0000状态，而要等到下一个脉冲上升沿到来时，输出状态才会变为0000。置数信号消失后，74LS161又从0000状态开始重新计数。,再根据D5数码写出置数信号表达式： ；,例5-4 用74LS160的置数法构成七进制加法计数器,741LS60的有效状态是10个状态，在此选后7个状态为循环计数状态即00111001。所以选预置数为：D3D2D1D0=1001 ；,74LS160是同步置数的，选 ；,最后根据置数信号表达式画出连线图。,当MN时需要采用多片计数器级联来扩展计数容量。两个计数容量为N的计数器级联，可实现NN容量的计数器。实现两片计数器级联的方法如下。,1）同步级联,同步级联特点是2个计数器同时连接同一个计数脉冲CP。以低位计数器进位脉冲CO做高位计数器的工作状态控制脉冲EP、ET。,图5-23是用2片4位二进制加法计数器74LS161采用同步级联方式构成的8
