《数字电子技术 第2版 教学课件 ppt 作者_ 第2章》由会员分享，可在线阅读，更多相关《数字电子技术 第2版 教学课件 ppt 作者_ 第2章（36页珍藏版）》请在金锄头文库上搜索。
1、第二章 集成逻辑门电路,2.1 基本逻辑门电路 2.2 TTL逻辑门电路 2.4 CMOS逻辑门电路 2.5 BiCMOS门电路 2.6 逻辑门电路使用中的几个问题 2.7 几种集成门电路的性能比较,内容提要：,图2-1 二极管与门电路,2.1 基本逻辑门电路 2.1.1 二极管与门及或门电路 1. 与门电路,+5V,VD1,VD2,表2-1 与门真值表,R,F,A,B,2. 或门电路,图2-1 二极管与门电路,VD1,VD2,R,F,1,A,B,逻辑符号,FA+B,表2-2 或门真值表,A,B,+5V,RC,F,F=A,A,1,图 2-3 非门电路,RB,A,2.1.2 非门电路,表2-3
2、非门真值表,逻辑符号,2.2 TTL逻辑门电路 2.2.1 TTL与非门的电路结构和工作原理 1. 电路结构,5,2）uAuB3.6V UB12.1 V uF0.3 V,A,B,3,2,1,0,0.5,1,1.5,2,3,C,D,UNH,UNL,Ui/V,uo/V,截止区,线性区,饱和导通状态,E,饱和区,2.2.2 TTL与非门的技术参数 1. 电压传输特性,图2-9 TTL与非门的电压传输特性,2. 输入负载特性,uRIRI(VCCUBE1)/(R1RI),V1,V2,+VCC,+5V,RI,R1,R3,URI,URI/V,1.4,1.0,2.0,0,RI/V,RON2.0 k ROFF0
3、.91 k,图2-10 CT74系列与非门输入负载特性,例2-1 试针对图2-11所示的两个CT74系列TTL逻辑门电路，分别讨论它们的电压值各约为多少伏？ 解：当RiRON时，构成高电平输入方式。,CT7410,A,B,RI 100,&,a）,F1,图2-11 例2-1的两个逻辑门电路,CT7410,1,RI 10k,&,b）,F2,F1=3.6V, F1=0.3V,3. 输入和输出的高、低电压值,输出高电压 UOHuO(A)3.6 V 输出低电压 UOLUCES30.3 V 输入低电压 UILuI(B)0.4 V 输入高电压 UIHuI(D)1.4,5. 扇入数和扇出数 （1）扇入数,TT
4、L门电路的扇入数取决于它的输入端的个数。,（2）扇出数,1）灌电流工作情况,+5V,V4,V3,V1,IIL,0,2）拉电流工作情况,+5V,V4,V3,V1,IIH,1,2.2.3 集电极开路门和三态门,图2-16 OC门及其逻辑符号,1. 集电极开路门(OC门),（1）求负载电阻的最大值RLmax,负载电阻RL的选取应保证： 1 输出高电平时，不低于输出高电平的最小值UOHmin； 2 输出低电平时，不高于输出低电平的最大值UOLmax,（2）求负载电阻的最小值RLmin,例2-3 用3个集电极开路门组成线与输出，3个CT74系列与非门作为负载，其电路连接如图2-19所示。设线与输出的最低
5、高电平UOHmin3.0 V，每个OC门截止时其驱动管V3流入的漏电流IOH2 A；在满足UOL0.4 V的条件下，驱动管V3饱和导通时所允许流入的最大灌电流IOLmax16 mA。试计算线与输出时的负载电阻RL。,解：查附录C的CT74系列与非门技术参数表，可知IIH40 A，IIL1.6 mA，由式（2-13）可计算出 RLmax=,k8.1 k,根据式（2-15）和以上计算有，0.4 kRL8.1 k，故选取RL2 k（标称电阻）。,由式（2-14）可计算出 RLmin=,k0.4 k,2. 三态输出门（TSL门),（1）TTL三态门（高电平有效）,（2）TTL三态门（低电平有效）,图2
6、-22 三态门的应用,图2-23 三态输出4总线缓冲器 组成的两个数据双向传输电路,（3）TTL三态门的应用,2.4 CMOS逻辑门电路 2.4.1 CMOS反相器,PMOS,VDD,uI,NMOS,uO,uI,uO,VDD,VP,VN,图2-26 CMOS反相器的电路结构,PMOS,VDD,uI,NMOS,uO,1. 工作原理 2. 电压传输特性,A,B,C,D,E,F,uO,uI,0,1/2 VDD,1/2 VDD,3. CMOS反相器的功耗,4. CMOS反相器的工作速度,VP2,VN1,A,F=,VDD,VN2,VP1,B,VP2,TN1,B,F=,VDD,TN2,VP1,A,2.4.
7、2 CMOS门电路,1. CMOS与非门,2. CMOS或非门,3. CMOS异或门和同或门,图2-32 CMOS异非门电路,2.4.3 CMOS传输门和双向模拟开关 CMOS传输门的组成,3. CMOS传输门构成双向模拟开关,2.4.4 CMOS漏极开路门及三态门 1. CMOS漏极开路门（OD门） 2. CMOS三态门,A,VDD,VP,F,EN,1,VP,VN,VN,1,A,F,EN,l）在CMOS反相器的基础上增加一个附加N沟道增强型MOS工作管VN和一个附加的P沟道增强型MOS负载管VP，便构成了CMOS三态门,A,uO,VDD,VP,VN,TG,1,EN,F,1,A,EN,F,2）
8、在CMOS反相器的输出端串接一个CMOS双向模拟开关,3）增加附加MOS管和CMOS门电路组成CMOS三态门,A,VP,F,EN,1,VP,VN,+VDD,1,A,EN,F,2.5 BiCMOS门电路,2.6 门电路使用中注意问题 2.6.1 正负逻辑问题 1）正、负逻辑约定 （1）令H=1、L=0：正逻辑约定；若H=0、L=1，则为负逻辑约定。 对同一电路，可用正逻辑，也可用负逻辑。正、负逻辑约定，并不涉及电路本身结构，但据所选正、负逻辑之不同，即使同一电路也具不同的逻辑功能。 （2）本书采用正逻辑，即规定高电平“1”，低“0”, 逻表式、特性表、真值表、卡诺图、波形图均按正逻辑约定。 2）
9、正负逻辑的等效变换 一般用正逻辑描述电路，如果要过渡到负逻辑，只需按下列互换即可： 正（负） 负（正） 与非 或非 与 或 非 非,2.6.2 逻辑门多余输入端处理 1） TTL门多余输入端处理 TTL门使用时，如有多余输入端不用，一般不悬空，以防引入低电平干扰，造成逻辑错误。不同门多余输入端有不同的处理方法： （1）TTL与门、与非门多余端 将多余端经过13k的电阻接VCC； 接高电平UIH3.6V； 将多余端与其他使用端并接使用。 （2）TTL或门、TTL或非门多余输入端接地。 （3）TTL与或非门一般有多个与门，使用时如有多余与功能块不用，其输入端须接地，否则其输出将恒为低电平；如某与门
10、有多个输入端不用，其处理方法同于TTL与门。 2）CMOS门多余输入端处理 对于CMOS门，多余输入端使之接地（或非门），或直接接+VDD（与非门）。,例2-4 用CMOS反相器CC74HC07作为接口电路，使此门输入为高时，LED导通。要求： 1）画出电路图； 2）设LED点亮时所需正向电流为10mA，正向导通电压为2.2V，VDD=5V，门最大输出低电平UOLmax= 0.1V（由附录C查得），计算限流电阻值。 解：1）根据题意，LED是CMOS反相器的负载，故画电路图，如黑板图示。 2）由图，当CMOS反相器出低时，LED导通发光，因此限流电阻 R =（5-2.2-0.1）V/10mA = 270 得R = 270，已是标称阻值。,例2-5 试用CMOS反相器CC74HC07作为接口电路，使门电路的输入为高电平时，发光二极管LED导通。要求：1）画出电路原理图。2）设LED点亮时所需正向电流为10 mA，正向导通电压为2.2 V，电源电压VDD5 V，门电路的最大输出低电平UOLmax0.1 V（由附录C查得），试计算限流电阻值。 解：1） VDD 2）R(52.20.1)V/10 mA270 。,1,输入信号,
