《数字电子技术 第2版 教学课件 ppt 作者 曾晓宏 第4章 时序逻辑电路》由会员分享，可在线阅读，更多相关《数字电子技术 第2版 教学课件 ppt 作者 曾晓宏 第4章 时序逻辑电路（54页珍藏版）》请在金锄头文库上搜索。
1、第4章 时序逻辑电路,4.1 时序逻辑电路的分析,4.2 计数器,4.3 寄存器,4.4* 同步时序逻辑电路的设计,时序逻辑电路任何一个时刻的输出状态不仅取决于当时的输入信号，还与电路的原状态有关。 时序电路的特点： （1）含有具有存储电路（最常用的是触发器）。 （2）具有反馈通道。,时序逻辑电路框图,时序逻辑电路可以用方程、状态转换真值表、状态转换图、时序图等方式来表达其功能。,4.1 时序逻辑电路的分析,时序电路逻辑功能的表示方法主要有四种方程式、状态表、状态图和时序图。 （1）方程式 tn和tn+1为两个相邻时刻，tn+1时的状态为次态，而tn时的状态称为现态。 输出方程时序电路输出端的
2、逻辑表达式。 Y n=F (X n ，Q n ) 驱动方程电路中各触发器输入端的逻辑表达式。 Z n=H (X n，Q n ) 状态方程把驱动方程代入相应触发器的特性方程所得到的方程式。 Q n+1=G (Z n，Q n ),（2）状态表（真值表）用表格的形式反映电路状态和输出状态在时钟序列作用下的变化关系。 （3）状态图用图形反映电路状态的转换规律和转换条件。 （4）时序图在时钟和输入信号作用下，电路状态、输出状态随时间变化的波形图。,4.1.2 时序逻辑电路的分析步骤,1由逻辑图写出下列各逻辑方程式： （1）各触发器的时钟方程。 （2）时序电路的输出方程。 （3）各触发器的驱动方程。 2将
3、驱动方程代入相应触发器的特性方程，求得时序逻辑电路的状态方程。 3根据状态方程和输出方程，列出该时序电路的状态表，画出状态图或时序图。 4根据电路的状态表或状态转换图说明给定时序逻辑电路的逻辑功能。,例：同步时序逻辑电路的分析。,解：该电路为同步时序逻辑电路，时钟方程可以不写。 （1）写出输出方程：,（2）写出驱动方程：,4.1.3 时序逻辑电路分析举例,（3）写出JK触发器的特性方程，然后将各驱动方程代入JK触发器的特性方程，得各触发器的状态方程：,（4）作状态转换表及状态图 当X=0时：触发器的状态方程简化为：,输出方程简化为：,由此作出状态表及状态图。,X=0时的状态表,当X=1时：触发
4、器的次态方程简化为：,输出方程简化为：,由此作出状态表及状态图。,将X=0与X=1的状态图合并起来得完整的状态图。,X=1时的状态图,X=1时的状态表,根据状态表或状态图， 可画出在CP脉冲作用下电路的时序图。,（5）画时序波形图。,（6）逻辑功能分析：,当X=1时，按照减1规律从10010010循环变化， 并每当转换为00状态（最小数）时，输出Z=1。,该电路一共有3个状态00、01、10。,当X=0时，按照加1规律 从00011000循环变化， 并每当转换为10状态（最大数）时， 输出Z=1。,所以该电路是一个可控的3进制计数器。,完整的状态图,计数器用以统计输入脉冲CP个数的电路。,计数
5、器的分类：,（2）按数字的增减趋势可分为加法计数器、减法计数器和可逆计数器。,（1）按计数进制可分为二进制计数器和非二进制计数器。非二进制计数器中最典型的是十进制计数器。,（3）按计数器中触发器翻转是否与计数脉冲同步分为同步计数器和异步计数器。,4.2 计数器,1.异步二进制计数器,工作原理： 4个JK触发器都接成二分频器模式。,每当Q2由1变0，FF3向相反的状态翻转一次。,每来一个CP的下降沿时，FF0向相反的状态翻转一次；,每当Q0由1变0，FF1向相反的状态翻转一次；,每当Q1由1变0，FF2向相反的状态翻转一次；,4.2.1 异步计数器,用“观察法”作出该电路的时序波形图和状态图。,
6、由时序图可以看出，Q0、Ql、Q2、Q3的周期分别是计数脉冲(CP)周期的2倍、4倍、8倍、16倍，因而计数器也可作为分频器。,集成二进制异步计数器74LS197,CP2=Q1 （当FF1的Q1由10时，Q2才可能改变状态。）,用前面介绍的异步时序逻辑电路分析方法对该电路进行分析：,（1）写出各逻辑方程式。,时钟方程： CP0=CP （时钟脉冲源的下降沿触发。）,CP1=Q0 （当FF0的Q0由10时，Q1才可能改变状态。),CP3=Q0 （当FF0的Q0由10时，Q3才可能改变状态),2.异步十进制计数器,各触发器的驱动方程：,（2）将各驱动方程代入JK触发器的特性方程，得各触发器的次态方程
7、：,可以得到：,（3）作状态转换表。,0 0 0 0,0 0 0 1,0 0 1 0,0 0 1 1,0 1 0 0,0 1 0 1,0 1 1 0,0 1 1 1,1 0 0 0,1 0 0 1,1,0,0,0,0,1,0,0,1,1,0,0,0,0,0,0,0,0,0,0,0,0,0,0,十进制加法计数器 状态转换表,每10个CP循环一周,集成计数器74LS90 (国产T4290),74LS902分频和5分频的十进制计数器,时钟,输出,控制信号,(下降沿触发),一位二进制计数器,三位五进制计数器,74LS90的功能（计数功能）,2分频器,(二进制计数器),(五进制计数器),5分频器,74L
8、S90的功能(置9端、清0端的功能）,由74LS90构成任意进制计数器,(1)用一片74LS90组成BCD码异步十进制计数器,用前面介绍的同步时序逻辑电路分析方法对该电路进行分析。*,（1）写出驱动方程：,1.同步二进制计数器,4.2.2 同步计数器,由于异步计数器的进位信号是逐级传送的，所以计数速度较慢，并且容易出现因为触发器先后翻转而产生的干扰，形成计数错误。在计数器状态由“1111”向“0000”变化时，输入脉冲要经过四个触发器的传输延迟时间才能达到新的稳定状态。 为了提高计数速度和精度，我们可以利用时钟(计数)脉冲同时去触发计数器中的全部触发器，使其状态变换同步进行。 按照这种方式组成
9、的计数器就称为同步计数器。,分析状态图可见： FF0：每来一个CP，向相反的状态翻转一次。所以选J0=K0=1。,FF1：当Q0=1时，来一个CP，向相反的状态翻转一次。所以选 J1=K1= Q0 。,FF2：当Q0Q1=1时， 来一个CP，向相反的状态翻转一次。所以选 J2=K2= Q0Q1,FF3： 当Q0Q1Q2=1时， 来一个CP，向相反的状态翻转一次。所以选 J3=K3= Q0Q1Q2,集成同步二进制计数器举例,（1）4位二进制同步加法计数器74161, 异步清零。,74161具有以下功能：, 计数。, 同步并行预置数。,RCO为进位输出端。, 保持。,74161的功能表,（2）4位
10、二进制同步可逆计数器74191,74191的功能表,2.同步十进制计数器,（1）工作原理 同步十进制计数器也由4个触发器构成，由统一的时钟脉冲触发控制计数。与异步计数器类似，同步十进制计数器也采用反馈法控制触发器的输入信号，使得计数器在1001后回到0000状态。具体电路不再赘述，有兴趣的读者可以查找相应电路，用例6-1的方法进行分析。 （2）集成同步十进制计数器 常用的集成同步十进制计数器有加法计数器和可逆计数器两种。 图4-13（a）所示为集成同步十进制加法计数器74LS160的逻辑功能示意图。除了计数的模不同外，其他功能和74LS161相同，参见表4-4。 图4-13（b）所示为集成同步
11、十进制加/减法计数器74LS190的逻辑功能示意图。其功能见表4-7所示。,集成十进制同步计数器,4.2.3 N制计数器,集成计数器是厂家生产的定型产品，所以进制和计数顺序不能改变，往往为自然态序编码。因此构成N进制计数器时，需要利用清零端或者置数端，让电路跳过本身固定的某些状态，从而获得N进制的计数。,1.直接清零法获得N进制计数器,1）画出集成计数器本身的状态转换图。 2）根据N进制计数器的模，在状态转换图中找出全0态的前一个状态， 称为清零态SN-1。 3）根据清零端的有效状态（低电平或者高电平有效），结合清零态SN-1， 确定控制端信号的表达式。 4）根据表达式在集成计数器上连线，构成
12、N进制计数器。,方法：,用直接清零法将74LS163构成十二进制计数器,0,0,1,0,1,1,0,0,0,0,CP,下个CP到来时：,2）N12，可得由粗虚线构成的新的循环。全0态的前一个状态，即清零态SN-11011。 3）由于清零端是异步的，所以清零控制信号参考的是一个极其短暂的过渡状态SN。即原有状态转换图中SN-1的下一个状态，本题中 SN1100。 计数器从全0状态S00000开始计数，计到第十一个脉冲时到达SN-1状态。第十二个计数脉冲到达时，转换到状态SN，此时，借助SN的状态使得异步的控制端有效，立即清零，随后SN消失，电路成为全0态，回到原点形成十二个计数脉冲的循环。 4）
13、74LS197的清零端为低电平有效，异步清零。所以由SN得：,例：用74LS197来构成一个十二进制计数器。,解： 1）画出集成计数器本身的状态转换图。其模为16N，由16个状态构成一个循环。,0,0,0,0,用直接清零法将74LS197构成十二进制计数器,立即！,0,0,1,1,0,0,2.预置数法获得N进制计数器,预置数法是利用置数端的功能，当计数器计数到某个状态时，将另一个状态的值置给输出端，使得计数器跳过固有的计数顺序，形成新的计数循环。置数端控制信号的获得与清零法相同，按照异步置数端和同步置数端，分别取不同的状态。,预置0值:,预置0值和直接清零法思路完全相同。当清零态到来后，控制信
14、号产生，直接清零法是利用清零端有效而回到全0态；预置0值法是利用置数端有效，置0而回到全0态。,用预置数法将74LS163构成十二进制计数器,0,0,0,0,1,0,1,1,0,0,同步置数,0,0,0,0,下一个CP时钟时,预置最小数:,前面介绍的N进制计数器，取的都是从全0态开始的前面N个状态构成计数循环，即属于按自然态序进行计数的N进制计数器。实际工作中，需要取后N个状态或者中间N个状态，这样在计数循环中不含全0态，则无法用清零端来构成，只能用置数端来构成。 在无全0态的循环中，当计数器计数到最大数的状态时，利用该状态驱动置数端工作，将最小数的状态置入计数器，使得计数器又从最小数开始重新
15、计数，从而形成新的计数循环。这种方法称为预置最小数法。,预置最小数:,将十进制计数器构成六进制计数器。计数循环是由0010开始的自然态序。,1）N6，1故新的计数循环1是粗虚线围成的六个状态。 2）最小值状态S00010，最大值状态SN-10111。 3）置数数据输入端D3D2D1D00010。 4）若选用具有同步置数端的十进制计数器74LS160，则根据最大值状态SN-1确定控制端信号的表达式如下：,若选用具有异步置数端的十进制计数器74LS190，则应根据过渡态SN1000，确定控制端信号的表达式如下：,=,同步置数,异步置数,预置最小数:,将十进制计数器构成六进制计数器。计数循环是最后六个状态 。,由于新的计数循环与原计数循环具有相同的最大值状态，所以可以用进位输出信号CO来控制置数端。,选取同步十进制计数器74LS160，按照其功能，可得表达式如下：,用进位信号控制置数端将十进制进制计数器构成六进制计数器,例：用两片74191采用异步级联方式构成8位二进制异步可逆计数器。,3.级联法获得N进制计数器,
