《建筑电工学 教学课件 ppt 作者 王佳 第9章 触发器和时序逻辑电路》由会员分享，可在线阅读，更多相关《建筑电工学 教学课件 ppt 作者 王佳 第9章 触发器和时序逻辑电路（53页珍藏版）》请在金锄头文库上搜索。
1、9.1 双稳态触发器,第 9 章 时序逻辑电路,9.2 寄存器,9.4 555 定时器,9.3 计数器,9.5 数模和模数转换电路,数字电路按照功能的不同分为两类：组合逻辑电路；时序逻辑电路。,第 9章 触发器和时序逻辑电路,时序逻辑电路的特点：它的输出状态不仅决定于当时的输入状态，而且还与电路的原来状态有关，也就是时序逻辑电路具有记忆功能。,组合逻辑电路的特点：只由逻辑门电路组成，它的输出变量状态完全由当时的输入变量的组合状态来决定，而与电路的原来状态无关，它不具有记忆功能。,触发器是时序逻辑电路的基本单元。,9.1.1 RS 触发器,9.1 双稳态触发器,1. 基本 RS 触发器,基本 R
2、S 触发器由两个与非门交叉连接而成，它有两个输出端 Q 和 ，二者的逻辑状态应相反。,这种触发器有两个稳定状态：,(1) ，称为复位状态(0 态);,(2) ，称为置位状态(1 态);,两个输入端 和 平时固定接高电位，处于 1 态，当加负脉冲后，由 1 态变为 0 态。,基本 RS 触发器的逻辑式,当 端加负脉冲时，不论触发器的初始状态是 1 态，还是 0 态，均有,即将触发器置 0 或保持 0 态。当负脉冲除去后，触发器的状态保持不变，实现存储或记忆功能 ，称为直接置 0 端。,当 端加负脉冲时，不论触发器的初始状态是 1 态，还是 0 态，均有 ，即将触发器置 1 或保持 1 态。当负脉
3、冲除去后，触发器的状态也保持不变。 称为直接置 1 端，,这种输入状态下，当负脉冲除去后，将由各种偶然因素决定触发器的最终状态，因而禁止出现。,基本 RS 触发器的逻辑状态表,基本 RS 触发器的波形图,Q,2. 可控 RS 触发器,与基本 RS 触发器不同的是增加了由非门 G3 和 G4 组成的导引电路，R 和 S 是置 0 和置 1 信号输入端，还有时钟脉冲 CP 输入端。,时钟脉冲 CP 是一种控制命令，通过导引电路实现对输入端 R 和 S 的控制，即当 CP = 0 时，不论 R 和 S 端的电平如何变化，G3 门和 G4门的输出均为 1，基本触发器保持原状态不变。,只有当时钟脉冲来到
4、后，即 CP = 1 时，触发器才按 R 、S 端的输入状态 来决定其输出状态。,可控 RS 触发器的逻辑式,和 是直接置 0 和直接置 1 端 ，就是不经过时钟脉冲的控制可以对基本触发器置 0 或置 1 ，一般用于置初态。在工作过程中它们处于 1 态。,可分四种情况分析CP = 1 时触发器的状态转换和逻辑功能，如右表所示。,可见当输入信号 R 和 S 的状态相反时，时钟脉冲来到后，输出 Q 端的状态总是与 S 端相同。,CP,R,S,Q,不定,可控 RS 触发器的工作波形图,(初态 Q = 0),9.1.2 JK 触发器,主触发器的输出 端 Q 与从触发器的 S 端相连， 端与从触发器的
5、R 端相连。非门的作用是使两个触发器的时钟脉冲信号反相。,它由两个可控 RS 触发器串联组成，分别称为主触发器和从触发器。J 和 K 是信号输入端， 它们分别与 和 Q 构成与逻辑关系，成为主触发器的 S 端和 R 端，即,逻辑功能分析,(1) J = 1， K = 1,设时钟脉冲来到之前(CP = 0) 触发器的初始状态为 0。这时主触发器的,当时钟脉冲来到后(CP = 1)，Q 端由 0 1，使从触发器的 S = 1，R = 0，当 CP 从,1 下跳为 0 时，非门输出为 1，从触发器也翻转为 1 态，从触发器与主触发器的状态是一致的。 反之，设触发器的初始状态为 1，同样可分析出，主、
6、从触发器都翻转为 0。,JK 触发器在 J = 1, K = 1 的情况下，来一个时钟脉冲，它就翻转一次，即 ，此时触发器具有计数功能。,JK 触发器在计数情况下的输出波形如右图所示。,(2) J = 0，K = 0,设触发器的初始状态为 0。当 CP = 1 时，由于主触发器的 S = 0, R = 0，Q 端的状态仍为 0，保持不变。当 CP 下跳时，由于从触发器的 S = 0, R = 0，也保持 0 态不变。,如果初始状态为 1，同样可分析出，一个时钟脉冲来到后，将保持 1 态不变。即,(3) J = 1， K = 0,可分析出不管触发器原来处于什么状态，一个时钟脉冲来到后，输出一定是
7、 1 态。,(4) J = 0，K = 1,可分析出不管触发器原来处于什么状态，一个时钟脉冲来到后，输出一定是 0 态。,主从型触发器具有在 CP 从 1 下跳为 0 时翻转的特点，也就是具有在时钟脉冲下降沿触发的特点。,9.1.3 D 触发器,可以将 JK 触发器转换为 D 触发器，如下图所示。当 D = 1，即 J = 1，K = 0 时，在 CP 的下降沿触发器翻转为(或保持)1 态；当 D = 0，即 J = 0，K = 1 时，在 CP 的下降沿触发器翻转为(或保持)0 态。总之某个时钟脉冲来到后输出端 Q 的状态和该脉冲来到之前输入端 D 的状态一致。即,D 触发器的逻辑状态表,国
8、内生产的 D 触发器主要是维持阻塞型，是在时钟脉冲的上升沿触发翻转，图形符号如下,也可将 D 触发器转换为 T 触发器，如下图，它的逻辑功能是每来一个时钟脉冲，翻转一次，即 ，具有计数功能。,9.2 寄存器,寄存器用来暂时存放参与运算的数据和运算结果。,9.2.1 数码寄存器,下图是由 D 触发器(上升沿触发)组成的四位数码寄存器，这是并行输入/并行输出的寄存器。工作之初要先清零。,9.2.2 移位寄存器,移位寄存器不仅有存放数码而且有移位的功能。所谓移位，就是每当来一个移位正脉冲，触发器的状态便向右或向左移一位。,上图是由 JK 触发器组成的四位移位寄存器。FF0 接成 D 触发器，数码由
9、D 端输入。设寄存的二进制数为 1011，按移位脉冲(即时钟脉冲)从高位到低位依此串行送到 D 端。经过四个时钟脉冲，数码依此存入各触发器。,移位寄存器的状态表,21.3 计数器,计数器能累计输入脉冲的数目，可以进行加法、减法或两者兼有的计数，可分为二进制计数器、十进制计数器及任意进制计数器。,四位二进制加法计数器的状态表,9.3.1 二进制计数器,1. 异步二进制加法计数器,由二进制加法计数器的状态表可见：,(1)每来一个时钟脉冲，最低位触发器翻转一次；,(2)高位触发器是在相邻的低位触发器从 1 变为 0 进位时翻转。,可用四个主从型 JK 触发器来组成异步四位二进制加法计数器，如下图，每
10、个触发器 J、K 端悬空，相当于 1，故具有计数功能。,由于计数脉冲不是同时加到各触发器，它们状态的变换有先有后，因而是异步计数器。,二进制加法计数器的工作波形图(以三位为例),2. 同步二进制加法计数器,如果计数器仍由四个主从型 JK 触发器组成，由二进制加法计数器的状态表可得出各位触发器 J、K 端的逻辑关系式：,(1) 第一位触发器 FF0 ，每来一个时钟脉冲就翻转一次，故 J0 = K0 = 1 ；,(2) 第二位触发器 FF1 ，在 Q0 = 1 时再来一个时钟脉冲才翻转，故 J1 = K1 = Q0 ；,(3) 第三位触发器 FF2 ，在 Q1= Q0 = 1 时再来一个时钟脉冲才
11、翻转，故 J2 = K2 = Q1Q0 ；,(4) 第四位触发器 FF3 ，在 Q2 = Q1 = Q0 = 1 时再来一个时钟脉冲才翻转，故 J3 = K3 = Q2Q1Q0 。,由上述逻辑关系可得出同步二进制加法计数器的逻辑图,9.3.2 十进制计数器,8421 码十进制加法计数器的状态表,1. 同步十进制加法计数器,与二进制加法计数器比较，来第十个脉冲不是由 1001 变为 1010，而是恢复 0000。如果仍由四个主从型 JK 触发器组成。J、K 端的逻辑关系式应作如下修改：,(1)第一位触发器 FF0 ，每来一个时钟脉冲就翻转一次，故 J0 = 1， K0 = 1 ；,(2)第二位触
12、发器 FF1 ，在Q0= 1 时再来一个时钟脉冲才翻转，但在 Q3 = 1 时不得翻转，故 ，K1 = Q0 ；,(3) 第三位触发器 FF2 ，在 Q1 = Q0 = 1 时再来一个时钟脉冲翻转，故 J2 = Q1Q0 ，K2 = Q1Q0 ；,(4) 第四位触发器 FF3 ，在 Q2 = Q1= Q0 = 1 时再来一个时钟脉冲才翻转，当来第十个脉冲时应由 1 翻转为 0，故 J3 = Q2 Q1Q0 ，K3 = Q0 。,由上述逻辑关系可得出同步十进制加法计数器的逻辑图,十进制加法计数器的工作波形图,2. 二 五 十进制计数器,下面给出 CT74LS290 型二 五 十进制计数器的逻辑图
13、、外引线排列图和功能表。R0(1) 和 R0(2) 是清零输入端； S9(1) 和 S9(2) 是置“9”输入端。它有两个时钟脉冲输入端，输入计数脉冲 CP0 和 CP1 。,CT74LS290 型计数器的逻辑图,当 R0(1) 和 R0(2) 端全为“1”时，将四个触发器清零；当 S9(1) 和 S9(2) 端全为“1”时， Q3 Q2 Q1 Q0 = 1001，即表示十进制数 9。,CT74LS290 型计数器的功能表,(1) 只输入计数脉冲 CP0，由 Q0 输出，为二进制计数器。,CT74LS290 型计数器外引线排列图,(2)只输入计数脉冲 CP1，由 Q3 、Q2 、Q1 输出，为
14、五进制计数器。,(3)将Q0端与CP1端联接，即构成8421码十进制计数器。,利用其清零端进行反馈置 0，可得出小于原进制的多种进制的计数器。,例如下图为六进制计数器，它从 0000 开始计数，来五个计数脉冲后，变为 0101，当第六个脉冲来得到后，出现 0110，由于 Q2 和 Q1 端分别接到 R0(2) 和 R0(1) 清零端，强迫清零，0110 这一状态转瞬即逝，显示不出，立即回到 0000。,六进制计数器,九进制计数器,例 1 数字钟表中的分、秒计数器都是六十进制，试用两片CT74LS290 型二 五 十进制计数器联成六十进制电路。,解 六十进制计数器由两位组成，个位(1)为十进制，
15、十位(2)为六进制。个位的最高位 Q3 联到十位的 CP0 ，个位十进制计数器经过十个脉冲循环一次，每当第十个脉冲来到后 Q3由 1 变为 0，相当于一个下降沿，使十位六进制计数器计数。经过六十个脉冲，个位和十位计数器都恢复为 0000。,Q3 Q2 Q1 Q0,S9(1) S9(2) R0(1) R0(2),C0 C1,个位(1),十位(2),9.4.1 555 定时器基本知识,以 5G555 为例进行分析，下面给出电路和外引线排列图,5G555 定时器含有两个电压比较器 C1和 C2 、一个基本 RS 触发器、一个放电晶体管 T 以及由三个 5 k,9.4 555 定时器,的电阻组成的分压
16、器。各外引线的功能：,2 为低电平触发端。当 2 端的输入电压高于 时， C2 的输出为 1；当输入电压低于 时， C2 的输出为 0，使基本 RS 触发器置 1。,4 为复位端，由此输入负脉冲(或使其电位低于 0.7 V)可使触发器直接复位(置 0)。,1 为接 “地” 端。,3 为输出端，输出电流可达 200 mA，由此可直接驱动继电器、发光二极管、扬声器、指示灯等。输出高电压约低于电源电压 UCC 1 3 V。,7 为放电端，当触发器的 端为 1 时，放电晶体管 T 导通，外接电容元件通过 T 放电。,8 为电源端，外加电压范围为 5 18 V。,5 是电压控制端，在此端可外加一电压以改变比较器的参考电压。不用时，经 0.0
